[发明专利]半导体集成电路及设计方法和记录其设计程序的记录媒体

说明书

本发明涉及半导体集成电路，尤其涉及使用扫描测试改进检查内部电路的故障及改进的半导体集成电路的设计方法，以及记录了其设计程序的记录媒体。

通常，在构成半导体集成电路的逻辑电路中，对于产生时钟信号、复位信号或是置位信号的逻辑电路等，用扫描电路的方式测试这些逻辑电路是困难的。

也就是说，在以往的半导体集成电路中，例如，由产生时钟信号的电路(时钟信号生成电路)产生的时钟信号在动作时，由选择器选择输出，输入到规定的触发器等存储元件。在扫描方式时，用所述选择器选择由外部输入的扫描用的时钟信号，代替所述时钟信号产生电路产生的时钟信号，输入到所述存储元件。因此，用这样的方式，时钟信号产生电路的时钟信号在通常动作时是有效的，这时，用扫描方式无效，所以对这样的时钟信号生成电路的测试是不可能的。

另外，以前如日本专利特开昭61-234376号公报所公开的那样，为了测试时钟信号等的生成电路，设置观测其生成电路信号的手段，我们知道测试其时钟信号等的生成电路的构成，该构成具体来说，是在时钟信号等生成电路的输出一侧和使用该时钟信号的存储元件之间，设置选择器，在通常动作时，选择时钟信号等生成电路的时钟信号，在扫描测试状态，选择来自外部的测试时钟信号，供给存储元件，实现扫描测试动作。并且，在设置观测用外部输出端的同时，将连接所述时钟信号等的生成电路和选择器的信号线分开，对所述观测用的外部输出端连接其分开的信号线，因此，用所述外部输出端观测时钟信号的生成电路的时钟信号，可作为时钟信号的生成电路的测试。

但是，在所述以往的构成中，在扫描测试用的外部端以外，需要为测试所述时钟信号等的生成电路的测试用的外部输出端。因此，带来半导体集成电路的端数的增加。特别是在时钟信号生成电路数量多时，也需要测试用外部输出端多，在严格制约端数的近年的半导体集成电路中，确有实现困难的情况。并且，在所述以往的构成中，由于需要连接时钟信号的生成电路和测试用外部输出端的信号线，带来电路规模增大。特别是当时钟信号的生成电路数量多时，所述信号线的数量也成比例增大，更带来电路规模增大的缺点。

所以，以往为解决上述缺点，例如在日本专利特开昭62-169066号公报所公开的技术中，在逻辑电路和存储其输出的触发器等存储元件之间配置选择器，采用通过该选择器向所述存储元件输入时钟信号生成电路的时钟信号的构成，在扫描状态时，通过所述选择器，选择地切换所述逻辑电路的输出和所述时钟信号生成电路的时钟信号，通过用扫描输出端观测输入该存储元件的所述逻辑电路的输出或是时钟信号生成电路的时钟信号，虽然不要时钟信号生成电路的输出信号的外部观测用的外部输出端和到该输出端的信号线，仍可测试时钟信号生成电路。

但是，在所述以往的技术中，没有公开控制所述选择器的具体的控制电路(选择信号输出电路)，在通常动作时和扫描状态时，不能恰当切换控制该选择器。

本发明，鉴于以上问题，其目的在于提供一种控制所述选择器(选择电路)的选择信号输出电路，因此，恰当地控制所述选择器，同时，不需要时钟信号生成电路等的输出信号的外部观测用的外部输出端子和到该输出端子的信号线，可简易测试时钟信号生成电路等。

为达到以上目的，本发明的半导体集成电路，包括具有数据输入端及控制端并且构成扫描通路的一部分的存储元件，和在通常动作时，向所述存储元件的数据输入端提供生成数据的第1部分电路，和在通常动作时，向所述存储元件的控制端提供生成信号的第2部分电路，其特征在于：

包括选择所述第1部分电路的输出信号和所述第2部分电路的输出信号的任何一方，向所述存储元件的数据输入端供给其选择的信号的选择电路；和指示所述选择电路的选择动作，向所述选择电路输出选择信号的选择信号输出电路；所述选择信号输出电路是在所述通常动作时，所述选择电路选择所述第1部分电路的输出信号，在半导体集成电路的测试时，所述选择电路任意选择所述第1部分电路的输出信号及所述第2部分电路的输出信号的任何一方，输出选择信号。

在上述本发明的半导体集成电路中，其特征在于，所述控制端是时钟信号输入端；所述第2部分电路是生成时钟信号的时钟信号生成电路。

在上述本发明的半导体集成电路中，其特征在于，具有别用途的其他的选择电路，所述其他的选择电路是在通常动作时，选择所述第2部分电路的输出信号，在半导体集成电路的测试时，选择由所述第2部分电路以外提供的时钟信号，向所述存储元件的控制端输入该选择的信号。