[发明专利]半导体存储器无效
| 申请号: | 98102025.9 | 申请日: | 1998-05-28 |
| 公开(公告)号: | CN1098538C | 公开(公告)日: | 2003-01-08 |
| 发明(设计)人: | 中川健一郎 | 申请(专利权)人: | 日本电气株式会社 |
| 主分类号: | H01L27/105 | 分类号: | H01L27/105 |
| 代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 穆德骏,黄敏 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 存储器 | ||
1.一种半导体存储器装置,包括:
经由门绝缘膜(102),在第一导电类型的半导体衬底(101)上形成的浮门(103);
经由绝缘膜(104)形成于所述的浮门上的控制门(105);
在所述的半导体衬底表面的所述浮门两侧,通过扩散具有第二导电类型的杂质而形成的源极和漏极区域(107,108);
其特征在于:
形成于至少源极区域内、具第二导电类型的轻掺杂区域(107a,107c),该掺杂区域表面暴露于远离上述浮门的位置,其掺杂量低于源极区域的掺杂量;和
形成于轻掺杂区域暴露表面的硅化物层(109)。
2.根据权利要求1所述的装置,其中所述的装置还包括至少在源极区域一侧在所述的浮门和所述的控制门的侧面,由绝缘膜构成的侧壁(106),以及
轻掺杂区域在距离上述浮门一个侧壁壁厚的位置形成。
3.根据权利要求1所述的装置,其中所述的装置还包括在源极区域内,在远离所述浮门的位置,形成的深度大于源极区域的凹槽(502),以及
在槽底部形成轻掺杂区域以连接源极区域。
4.根据权利要求3所述的装置,其中形成于所述半导体衬底上的凹槽深度要大于具有最大杂质分布的深度。
5.根据权利要求1所述的装置,其中所述浮门,所述控制门,所述漏极,所述源极,所述轻掺杂区域和硅化物层构成一个存储单元。
6.根据权利要求5所述的装置,还包括:
多个共用所述源极的存储单元组成的存储单元阵列;
共用源极区域,其中构建存储单元阵列的所述存储单元的源极区域是连续形成的;
在共用源极区域形成于所述硅化物层上的源极接触端(108b),所述的源极接触端通过所述硅化物层和轻掺杂区域与共用源极区域电连接;以及
多个在所述存储单元的漏极区域内分别形成的漏极接触端(107b)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98102025.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:确定特征点的方法与设备
- 下一篇:媒体处理装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





