[发明专利]有相互接触的n型和P型导电区的半导体集成电路器件

说明书

本发明涉及一种使用绝缘体衬底上硅(SOI)的半导体集成电路器件，并且涉及到为防止电源线和地线上的电位波动而造成电路故障和运行速度变化的一种技术，它的结构简单无需增加面积并能进一步改善散热效率。

已知的半导体集成电路器件包括体MOS器件和SOI器件。首先，SOI器件是一种具有SOI结构的半导体集成电路器件，其中P沟道MOS晶体管和n沟道MOS晶体管形成在一层半导体层中，这层半导体层夹隔一层绝缘层形成在一块P型或者n型半导体衬底上(此后称此为相关技术1)。

按照相关技术1，在SOI类型的半导体集成电路器件中，尤其是P沟道MOS晶体管和n沟道MOS晶体管被联接到电源线、地线和信号线上，并具有倒换器电路的性能。

按照相关技术1，由于扩散层的电容能够做得较小，随着信号线充电所需的时间变短因而运行速度变高，从这个观点看，这种SOI类半导体集成电路器件得到了胜过常规的体CMOS器件的好处。然而，产生在电源线和地线之间的扩散层电容也变小了。

一般说来，在半导体集成电路器件中，当流过一次大电流时，例如，当驱动一个输出缓冲器时，由于引线和焊线的阻抗容易引起电源线和地线上的电位波动。

然而，通常情况下在常规体CMOS器件中，还用电源线向一n型井施加电压，并且还用地线向一P型井施加电压。这些井的大电容工作在电源线和地线之间。此电容实现着一个旁路电容器。因而，在体CMOS半导体集成电路中，由运行中发生的噪音引起的电源线和地线上的电位波动能够得到抑制。

对比起来，在相关技术1的SOI类的半导体集成电路器件中，联接到电源线和地线的是一个低电容的扩散层。在器件运行中，供电电位和地电位多半由于结构上的原因而变动。在电路运行中供电电位和地电位的波动与电路瞬变的供电电压相当。因此，电路的运行速度大为改变。在最坏时，电路可能失灵。因此，为了将半导体衬底的电位固定在地电位上，在一些SOI型半导体集成电路器件中，地线和半导体衬底是相互联接的。就连在这种情况下，电源线上的电位还是易于改变的。

为了解决上面的问题，在未经审查的日本专利公报No.3-222361中(此后称此为相关技术2)已提出了一种SOI类型的半导体集成电路器件。在相关技术2的半导体集成电路器件中，P沟道MOS晶体管和n沟道MOS晶体管是制作在一层半导体层中，这层半导体层夹隔一层绝缘层形成在一块半导体衬底上。按照相关技术2，P沟道晶体管接到信号线上并有倒换器电路的性能。电源线和地线是接到绝缘层、埋入的绝缘层中，紧靠着晶体管之下构成的两个电极。这两个电极具有平板状，它们之间隔开一定的间距相互对立，以此体现一个电容器。由于这种结构，在电源线和地线之间有一个大的电容。因而，当集成电路运行时发生在电源线和地线上的电位波动就能够被抑制。

然而，相关技术2没有揭示出在埋入的绝缘层中建立电极方法。绝缘层和平板状电极是交替层叠着的，并且单晶半导体层是制作在绝缘层和平板状电极两者之上。估计它会产生制作工艺很复杂和制作成本很高的缺点。

此外，相关技术1和2以及MOS半导体电路都有一个当晶体管运行时因为散热引起的电学特性、特别是迁移率变坏的问题。例如，使开态电流下降的问题。

具体说，就按照与相关技术1有关的SOI器件而言，紧靠晶体管下的绝缘层、埋入的绝缘层的热传导率通常低到使向半导体衬底的散热不能完全实现。换句话说，由于电源线、地线和信号线与晶体管联接，所以晶体管的部分散热被排到布线上。然而，因为布线的热容量小，因而散热不能完全实现。由晶体管产生的热便积累起来。当它运行时晶体管的温度便升高。从而使MOS晶体管的电学特性低劣。

本发明的目的是要在不增加面积的情况下以简单的SOI结构减小与半导体集成电路相连的电源线和地线上的电位波动。

本发明的另一目的是要改善晶体管的散热效率并且使电学特性的变劣减至最低限度。

本发明提供了一种具有半导体集成电路部分的半导体集成电路器件，该集成电路部分在一块半导体衬底中形成在夹隔内部绝缘层建立在半导体衬底基体上的一层半导体层中。该半导体集成电路器件包括一个n型半导体导电区、一个P型半导体导电区、一条电源线和一条地线。n型和P型半导体导电区相互接触地形成在半导体衬底中的绝缘层下面。电源线自半导体集成电路部分引伸，而地线自半导体集成电路部分引伸。电源线接至n型半导体导电区。地线则直接接至P型半导体导电区。

按照本发明，在半导体集成电路器件中，半导体衬底最好有一SOI结构。