[发明专利]制造半导体器件的工艺

说明书

技术领域

本发明涉及一种制造半导体器件的工艺，尤其是制造一种具有一沟槽隔离，能够使图形图象被精确地转换到其上伸开的光刻胶层上的半导体器件的工艺。

背景技术

集成电路的电路元件被按比例缩小，而且电路元件之间的隔离也变窄。为了隔离所常规使用的是硅的局部氧化(LOCOS)工艺。然而，在通过局部氧化工艺产生的场二氧化物层的边缘周围不可避免地产生一鸟嘴喙状物。此鸟嘴喙状物对于有源区的缩减是一障碍。沟槽隔离实质上是无鸟嘴喙状物的，并且是在超大规模集成中被采用。

图1A至1F说明了形成沟槽隔离的已有技术工艺，在后面图1A至1F所示的工艺称作“第一已有技术工艺”。该已有技术从制备一片硅基片1开始。在该硅基片1的主表面上热生长二氧化硅至10毫微米厚，并形成一层二氧化硅层2。通过使用化学汽相淀积在二氧化硅层2整个表面上方淀积氮化硅至100毫微米厚，并在二氧化硅层2上叠上一层氮化硅层3。

通过使用光刻技术在氮化硅层3上制出光刻胶刻蚀掩膜图形(未示出)，而且氮化硅层3部分地没有被光刻胶刻蚀掩膜覆盖。氮化硅层3的暴露部分被刻蚀掉，并且如图1A所示在氮化硅层3中形成一开口4。

用氮化硅层3作为掩膜，各向异性地刻蚀掉二氧化硅层2和硅基片1，如图1B所示在硅基片1中形成300毫微米深的一沟槽5。

在确定沟槽5的硅基片1的内壁部分上热生长二氧化硅，且二氧化硅6与二氧化硅层2融合。当热氧化被适当的控制时，二氧化硅层的边缘部分7如图1C所示的拐弯。

其后，淀积1微米厚的二氧化硅。此二氧化硅填充沟槽5，并融入二氧化硅层。该二氧化硅没有掩膜地被各向异性刻蚀，并如图1D所示在沟槽5中留下二氧化硅层8。

如图1E所示地从二氧化硅层2的上表面除去氮化硅层3，从而完成沟槽隔离。

如果在沟槽隔离的左边形成一场效应晶体管，那么进行沟槽掺杂质，且刻蚀掉二氧化硅层2，并热生长一栅氧化层至10毫微米厚。淀积200毫微米厚的多晶硅，并通过刻蚀工艺和刻蚀工艺将多晶硅层制成图形。然后，如图1F所示在栅氧化层9上留下一多晶硅栅极10。

在刻蚀二氧化硅层时，制造者考虑进了一些余量，且二氧化硅层通常是过度刻蚀的。其结果，二氧化硅层8的上表面变为低于二氧化硅层2的上表面，并且在栅氧化层9和二氧化硅层8之间产生一台阶11。栅极10从栅氧化层9适当地延伸到二氧化硅层8，且台阶11被栅极10盖住。

当对栅极10施加一电势时，电场是如箭头12所示的集中在邻近台阶11的硅基片1处，并在那里出现一较低阈值的寄生晶体管。该寄生晶体管引出了如图2所示的场效应晶体管的栅压一漏电流特性V_G-I_D的扭折。如果未产生寄生晶体管，栅压—漏电流特性V_G-I_D用曲线PL₁表示。然而，那些扭折将栅压—漏电流特性V_G-I_D变为曲线PL₂。虽然圆的边缘7对于克服该扭折是相当有效的，但对于克服反向窄宽度的影响是不太有效的。换句话说，该场效应晶体管的阀值不希望如图3所示从曲线PL₃降至PL₄。

阿什加·H·彼里拉等在1995年IEDM技术文集的679至682页的“用于低于0.45μm有源间距的沟槽隔离中，提出了对这些所不希望的现象的一种解决方案，在该文中提出的工艺在后面将称为“第二已有技术工艺”。彼里拉在当二氧化硅层8的上表面达到氮化硅层3的上表面和硅基片1的上表面之间的某一点时，停止各向异性刻蚀。图4A至图4C示出了第二已有技术工艺。第二已有技术工艺直到二氧化硅融入氮化硅层之上的二氧化硅层之前是与第一已有技术工艺相同的。出于这个原因，硅基片和二氧化硅层被标以与第一已有技术工艺中相对应的基片和层相同的标号。

二氧化硅层17是通过使用化学机械抛光被部分地去除，并且在当二氧化硅层17被降低至如图4A所示的氮化硅层3的上表面和硅基片1之间时，该抛光结束。