[发明专利]半导体芯片性能试验器插座

说明书

本发明涉及一种用于对半导体芯片进行性能试验的半导体芯片性能试验器的插座，特别是为将触点与形成于印制电路(PCB)基板表面的连接图形实施表面装配的半导体芯片性能试验器的插座。

通常情况下，制造的半导体芯片在使用前，要事先对其性能的好坏进行试验，以此使成品的不合格率减为最低限度。

为了判定这种半导体芯片的好坏，一般是将半导体芯片性能试验器插座装在用来性能试验的PCB基板上，当将半导体芯片安装于所述插座后，向所述PCB基板上施加信号。即是说，以将试验器插座安装在用于性能试验的PCB基板上的状况，将对其实施性能判断的半导体芯片装于所述插座上，通过对所述PCB基板施加信号，视其是否能输出所期望的信号，来判断所述半导体芯片的好坏。

为实现这样的功能，已有的半导体芯片性能试验器插座(100)如图1及图2所示制作成具有将半导体芯片的导线与外壳(101)的内部相接触的触点(102)结构。

这时，如图1所示，在进行性能试验的半导体芯片的PCB基板(110)上形成所述触点(102)，将试验装置和与电气连接的通孔(111)相接触，通过焊接点(120)而固定，从而判断半导体芯片的性能。

即是说，以将插座(100)内部的触点(102)与PCB基板相焊接而固定，设置进行所述插座(100)的性能试验的半导体芯片，若将所述半导体芯片的导线与触点相连，则由试验装置施加信号，从而判断所述半导体芯片的好坏。

而且，如图2所示，利用塞孔(130)，将所述触点(102)形成于实施半导体芯片性能试验的PCB基板上，从而使试验装置和与电气相连的连接图形(112)及通孔(111)相接触。

即是说，通过在所述触点(102)的下端设置由硅销形成的塞孔(130)，使所述触点(102)能与所述连接图形(112)相接触，同时将所述塞孔(130)插入并固定于通孔(111)，在这种状态下，可对半导体芯片的性能实施判定。

这样，在使用塞孔(130)的情况下，虽然不直接与所述触点(102)进行焊接，但与图1的情况相同，所述塞孔(130)的下部仍必须以焊接固定。

如此构成的已有的半导体芯片性能试验器插座是利用焊接与PCB基板相固定，因此在插座磨损等需要更换插座时，由于难于清除焊接部分，往往产生难以更换插座的问题。

即是说，在形成于PCB基板上的多个插座中，因可靠性下降而仅拟对其中特定的几个插座进行更换时，由于必须清除焊接部，而这又是困难的，所以有时整个PCB基板不能再使用。

而且，已有的半导体芯片性能试验器插座，当在一个PCB基板上插入几十个至百个插座时，必须实施各自的焊接作业，因此当触点间隔狭窄时，会出现由焊接而引起的短路或漏电问题。

另外，近来生产的半导体，其封装的导线间隔非常狭窄，所以触点的间隔也变窄，因此，已有的半导体芯片性能试验器的插座，在进行PCB基板制作时，其打孔加工变得困难，从而出现PCB配线电路变长的问题。

此外，在已有的半导体芯片性能试验器插座中，由于另需对插座进行焊接的装置，当作业后对焊接固定的插座进行洗涤时，接触部的表面受到污染，出现丧失试验装置的功能问题。

另外，在已有的半导体芯片性能试验器插座中，因插入塞孔是手工作业，所以调节高低是困难的，从而出现插座的平坦度难以调节的问题。即是说，当插入塞孔时，存在插座的平坦度恶化问题，这将影响插座上部的接触装置部接触的可靠性。

为改善上述存在的问题，本发明的目的是提供一种为不使用焊接，而用与PCB基板上具有的连接图形进行触点接触及固定的半导体芯片性能试验器的插座。

为实现上述目的，本发明提供一种半导体芯片性能试验器的插座，其具有如下特征；为了进行半导体芯片的性能试验，将以表面装配于设在基板的连接图形上、垂直方面具有弹性而形成的触点插入外壳中。

以下对附图作简单说明。

图1与图2为已有的性能试验器插座构造图。

图3为本发明的性能试验器插座构造图。

图4为表示图3的触点的其他实施例构造图。

图5为图3的外壳呈安装状态示意图。

图6为图5的锁定部的细部构造示意图。

图7为图5的锁定部的细部构造示意图。

图8为本发明性能试验器插座导板构造图。

以下说明与附图主要部分有关的符号。