[发明专利]加工集成电路布线的方法

说明书

在半导体衬底上加工集成电路布线要制成用来隔离在半导体衬底上相邻有源区的隔离结构，在高度集成化电路中越来越多地采用所谓“浅沟道隔离”(Shallow-Trends-Isolation)方法。即由绝缘。绝缘物质，主要是氧化物填充的沟道。之后进行平面化处理将导电区的上表面露出，填充的氧化物上表面保持与有源区上表面同样的高度。在所谓“浅沟道隔离”方法中平面化处理主要是通过化学机械研磨。

由于在集成电路中，隔离结构的宽度在通常情况下是不一致的，所以采用“浅沟道隔离”方法中隔离沟道的宽度也不一致。此外，有源区和隔离沟道的密度也有很大的差别。这就造成平面化处理的难度。即使在平面化处理过程之后被加工的上表面仍有阶梯存在，被称为是图形阶梯。

有人建议，在采用化学机械研磨方法的平面化处理中为避免产生图形阶梯，再增加一个漆平面掩膜(见B.Davari etal.IEDM Tech Digest，P.61 1989)。即在沉积一个用于填充隔离沟道的隔离层之后，在宽沟道中制成由漆构成的支撑点。之后在整个平面再涂一层漆，通过漆的流动产生一个基本平整的上平表面，之后，在此基本平整的上表面上再采用化学机械研磨方法进行平面化处理，直至有源区的上表面露出。由漆构成的支撑点及其它漆层被却除掉。为了使由漆构成的支撑点不影响下次涂漆，必须对由漆构成的支撑点进行加温处理。加温处理约在180℃，由于漆在高温下的流动，使漆支撑点产生部分变形。这又对平面化造成损坏。

另有人对多层金属布线的平面化提出一种平面化的方法(Y.Matsubara et al.，IEDM Tech，Digest，P.665，1993)，在覆盖在金属层上的隔离层上由光漆制成条形支撑结构。再通过对只有少量导线的区域曝光，使条形的支撑结构主要在这些区域内构成。在支撑结构的上面的整个平面再涂上第二层漆并进行平面化处理。

根据上述问题，本发明提出一种适用于采用“浅沟道隔离”方法加工集成电路布线的方法。利用这种方法在同样具有大面积的图形阶梯时仍可达到更佳的平面化效果。

本发明是采用权利要求1的方法解决上述问题，其它解决方案可见附属权利要求。

一种主要是以SOI为衬底的单晶硅层或单晶硅片的半导体衬底，在其主表面上腐蚀出第一隔离沟道和第二隔离沟道。第一隔离沟道和第二隔离沟道确定有源区。

第一隔离沟道的宽度比第二隔离沟道窄，也可以是其它不同宽度的第一隔离沟道和第二隔离沟道。

之后制成一个易于边缘覆盖的隔离层。其厚度应达到能将第一隔离沟道基本上填充满。

此后，再制成一个掩膜，该掩膜在第一隔离沟道和有源区之上有一些开口，这些在有源区之上的开口与有源区的侧面重叠。之后将掩膜作为抗腐蚀掩膜通过各向异性腐蚀方法构成第一隔离层。同时在第二隔离沟道上面制成支撑结构。并在第二绝缘沟的侧翼制成隔离体。在除去掩膜后再制成一个上表面基本平整的第二隔离层，之后再通过平面化处理将有源区范围的主表面露出。

在本方法中，为防止在第二隔离沟道范围内形成大面积的图形阶梯，由第一隔离层的材料制成支撑结构，该支撑结构和同时于第二隔离沟道的侧翼形成的隔离体在平面化处理之后仍作为隔离材料存在于第二隔离沟道内。由于支撑结构和间隔体只占第二隔离沟道的一部分，所以在去除掩膜后第二隔离沟道范围内上表面结构仍为不平整的，其宽度是以掩膜开口在有源区上的重叠确定的。这种不平整现象会出现在全部衬底上，宽度基本相同，因此在形成第二隔离层时可一次填满。

掩膜开口在有源区侧面重叠的宽度的最小尺寸最好至少与第一隔离层的厚度相同。这样既可保证在第二隔离沟道的侧翼有一个隔离体存在，而且有与其相分离的支撑结构。

将有源区范围内主表面露出的平面化处理既可采用化学机械式研磨，也可采用传统的各向异性的干式腐蚀。为了简化加工，采用各向异性的干式腐蚀方法进行平面化处理更具有优越性。

第一隔离层最好采用TEOS方法由SiO₂构成，作为替代也可用其它绝缘材料，这些材料必须易于被淀积，其介电常数稳定，耐受高温最好要高于500℃，并且其机械特性适合填充隔离沟道。

根据本发明，在腐蚀第一隔离沟道和第二隔离沟道之前，在半导体衬底的主表面上先制成一个栅极介电质和第一电极层。栅极介电质和第一电极层是在腐蚀第一隔离沟道和第二隔离沟道的同时构成的。在进行平面化处理时将第一电极层结构的上表面露出，之后在第一电极层结构上制成一个栅电极，并在其侧面制成源/漏区。