[发明专利]降低电子电路功耗的系统和方法

说明书

本专利申请和下列共同未决的美国专利申请有关：Loper等人的共同未决美国专利申请序列号08/726,871、代理文档号AA9-96-071，题目为“降低电子电路功耗的系统和方法”；Loper等人的共同未决美国专利申请序列号08/726,396、代理文档号AT9-96-197、题目为“降低电子电路功耗的系统和方法”；Loper等人的共同未决美国专利申请序列号08/726,370、代理文档号AT9-96-199、题目为“降低电子电路功耗的系统和方法”。

本专利申请一般地涉及电子电路，尤其涉及降低电子电路功耗的系统和方法。

近年来，便携式膝上型计算机日益流行。为了提高便携性这些膝上计算机经常是由电池供电的。最好，在电池充电或替换之前，电池供电的膝上计算机可在电池供电下运行持久的时间。

因此，为了在电池充电或更换电池之前延长电子电路的运行时间，降低膝上计算机的电子电路的功耗是重要的。出于这个目的，一些以前的技术根据在规定的时间中未感测到特定类型的活动停止供电或者停止对电子电路的时钟信号。这些以前的“定时器”技术的缺点在于，即使当电子电路不执行任何操作时，在等待定时器期满的时间内电子电路会不必要地消耗过多的电能。

从而，需要一种相对于以前的技术使电子电路消耗较少额外电能的方法和系统。

当取电路在第一功率方式下运行时，在取电路的每个周期内，最多从存储器内取N条指令，其中N是整数并且N＞1。当取电路在第二功率方式下运行时，在取电路的每个周期内，最多从该存储器取M条指令，其中M是整数并且0＜M＜N。

其技术优点是电子电路消耗比以前的技术要少的额外电能。

通过参考下述说明和附图可更好地理解示范性实施方式及其优点，附图是：

图1是按照该示范性实施方式的用于处理信息的处理机系统的方块图；

图2是图1的处理机的定序器单元的方块图；

图3是图2的定序器单元的指令缓冲器队列的方块图；

图4概念性地说明图2的定序器单元的排序缓冲器；

图5概念性地说明图1的处理机的更名缓冲器；

图6是图1的处理机的指令超高速缓存的方块图；以及

图7是图6的指令超高速缓存的读出放大电路的示意电路图。

通过参考图1至图7的附图，可更好地理解一种示范性实施方式和其优点。

图1是按照该示范性实施方式处理信息的处理机10系统的方块图。在该示范性实施方式中，处理机10是一个单集成电路超标量微处理机。因而，如下文中进一步所讨论的那样，处理机10包括全由集成电路构成的各种单元、寄存器、缓冲器、存储器以及其它部件。而且，在该示范性实施方式中，处理机10根据精简指令系统计算(“RISC”)技术运行。如图1中所示，系统总线11和处理机10的总线接口单元(“ BIU”)12连接。BIU12控制处理机10和系统总线11之间的信息传送。

BIU12和处理机10的指令超高速缓存14及数据超高速缓存16连接。指令超高速缓存14向定序器单元18输出指令。响应来自指令超高速缓存14的这些指令，定序器单元18选择性地把指令输出到处理机10的其它执行电路。

除定序器单元18之外，在本示范性实施方式中处理机10的执行电路包括多个执行单元，即，转移单元20、定点单元(“FXU”)22、复定点单元(“CFXU”)26、装入/存储单元(“LSU”)28和浮点单元(“FPU”)30。FXU22、CFXU26和LSU28从各通用体系寄存器(“GPRs”)32和定点更名缓冲器34输入它们的源操作数信息。此外，FXU 22从进位位(“CA”)寄存器42输入“进位位”。FXU22、CFXU26和LSU28把它们的运算结果(目的地操作数信息)输出到定点更名缓冲器34的选定入口上以存储。并且，CFXU26和各专用寄存器(“SPRs”)40来往地输入和输出源操作数信息和目的地操作数信息。

FPU 30从各浮点体系寄存器(“FPRs”)36以及浮点更名缓冲器38输入其源操作数信息。FPU30把其运算结果(目的地操作数信息)输出到浮点更名缓冲器38的选定入口上以进行存储。