[发明专利]在不对称多处理器架构中处理中断和异常的系统和方法

说明书

本发明涉及一种含有具有不相同控制和数据处理特性的不对称处理器的多处理器系统。具体说，本发明涉及在不对称多处理器系统中处理中断和异常的系统和方法。

通用的处理器一般都包括处理中断和异常的电路和结构。中断是一种事件，该事件使处理器停止执行当前的指令线程(instruction thread)而开始执行由中断处理器指定和激活的中断服务指令线程。当完成中断服务指令线程的执行后，就继续执行当前指令线程。中断的起因与当前指令线程中各指令的执行并无直接关系，在此意义上说，中断是外部事件。处理中断的方法通常是保存处理器的状态或现场、执行中断服务程序、然后复原处理器的状态或现场并继续被中断的执行线程。

异常是一种由处理器执行或企图执行某指令所引起的事件，执行该指令与处理器的当前状态不一致。造成异常条件的事件例子有：企图由处理器执行非法或未定义的指令，企图在未对准指令地址或数据地址时执行指令，保护出错，已设置的断点，被零除，及执行算术指令时的溢出条件。处理器通过执行异常处理程序的指令线程来响应异常条件。在已有技术中，处理异常的方法是执行一套经过选择的指令集，具体执行哪个指令取决于造成异常条件的特定条件类型。

中断和异常处理固有的控制操作用通用处理器进行起来既迅速又容易，但采用大现场的向量处理器则难得多，所以把多处理器架构系统中使用的中断和异常处理机构用于具有不相同控制和数据处理特性的处理器的不对称多处理器系统通常是低效的。使用中断和异常来处理的多处理器系统的操作经常涉及各处理器的状态的保存，而这种保存包括对诸寄存器和当前正在接受处理的数据的保存。在诸如多处理器的现场交换之类的操作期间，具有许多大寄存器的处理器不容易保存和重新加载处理器的状态。

对于含有大机器状态或大现场的不对称处理器，需要的是便于处理中断和异常的多处理器架构。

按照本发明的一个方面，多处理器计算机系统包括称为不对称处理器的多个处理器，这些处理器具有互不相同的控制和数据处理特性。虽然各别处理器的指令集和另一些处理器的指令集互不相关，但是这些不对称处理器受单一操作系统的控制。该多处理器计算机系统采用中断和异常处理的多处理架构定义，该定义规定由具有大机器状态和大数据宽度的称作数据或向量处理器的处理器来检测异常但是把中断和异常处理操作委托给另一个具有小机器状态和小数据宽度的称作控制处理器的处理器。由于控制程序一般涉及对个别状态标志和指针的监视和控制，所以控制处理器的小机器状态和小数据宽度十分适合于执行中断和异常处理之类的操作系统程序。与此相反，大机器状态和大数据宽度的数据或向量处理器处理控制任务的效果差，所以把中断和异常处理委托给控制处理器是非常有利的。

按照本发明的另一方面，多处理器计算机系统包括在复位和检测到异常时进入空闲状态的数据处理器。该数据处理器进入空闲状态是为了方便系统的设计和编程，及为了在系统复位时简化各处理器的同步。

按照本发明的又一实施例，多处理器计算机系统包括读写数据处理器内的各控制和状态寄存器的控制处理器。因此该控制处理器控制了执行操作系统或应用程序期间数据处理器的操作。控制处理器进行独立于数据处理器执行的对数据处理器的各控制和状态寄存器的访问，使同一控制和状态寄存器可以由控制处理器和数据处理器并行地访问。

按照本发明的再一实施例，多处理器计算机系统包括一种架构定义，其中控制处理器被约束只在数据处理器处于空闲状态时才访问该数据处理器的包括各控制和状态寄存器在内的内部状态。这一约束显著地简化了控制处理器和数据处理器之间的程序运行的相互作用，保护了数据处理器不致进入不协调和无效状态。

所述不对称多处理器架构和操作方法具有许多优点。优点之一是即使与采用相同多个处理器的对称架构相比，编程模型和数据处理器的实现也得到显著的简化。

在附后的权利要求书中明确陈述了所述实施例的被认为是新颖的特点。然而，与结构和运行方法二者有关的本发明实施例参考以下描述和附图可得到最好的理解。

图1是表示按照本发明实施例的多媒体多处理器系统的高层次概略方框图。

图2是表示包含在图1多媒体多处理器系统的多媒体信号处理器的概略方框图。

图3是表示多媒体多处理器系统中的控制处理器的概略方框图。

图4是控制处理器的功能图。

图5是表示图2多媒体信号处理器中的向量处理器的概略方框图。

图6是表示图5向量处理器的向量处理器执行数据路径的概略方框图。

图7是表示图2多媒体信号处理器中的协处理器接口的概略方框图。