[发明专利]半导体器件及其制造方法

说明书

本发明涉及一种SOI(Silicon On Insulator)衬底上的互补金属氧化物半导体(CMOS)晶体管这样的具有两个相邻阱的半导体器件，特别是，涉及具有为了消除闩锁(Latch-up)问题而完全绝缘的多个阱的半导体器件及其方法。

在现有技术中，为了制造高速存储器器件而使用SOI衬底。上述SOI衬底，由于在硅衬底的一定深度上整体形成的埋入氧化膜和在上述埋入氧化膜上所形成的单晶硅层为SOI结构，当作为存储器元件时，由埋入氧化膜层使寄生电容(Parasitic Capacitance)减小，而首先从存储器元件开始而使全部的半导体元件的工作速度加快。

但是，由于形成在上述SOI衬底上的晶体管作为在硅衬底的预定区域中形成埋入氧化膜的结构而不具有作为一般的金属氧化物晶体管的电极端子的体块端子(接地端子)，因此，引发寄生双极效应而降低上述晶体管的击穿电压，则引起由热电子(Hot electron)所产生的元件特性恶化(Degradation)，降低了可靠性。

图1表示出了用于解决上述问题的现有技术。如图所示，在硅衬底(10)的预定区域中依次形成埋入氧化膜(11)和单晶硅膜(12)，为了形成阱而在单晶硅膜(12)中掺杂。接着通过热氧化工序而形成用于元件隔离的场氧化膜(13)，然后，为了防止流过场氧化膜下的上述单晶硅膜(12)的泄漏电流，而在上述单晶硅膜(12)中形成掺杂区(14)。接着，在上述有源区域上形成栅极氧化膜(15)和栅极电极用多晶硅膜(16)，并刻图成为预定大小而形成栅极电极，然后，离子注入低浓度杂质而形成源、漏区域(未图示)，在衬底的全体结构上蒸发附着氧化膜，然后进行全面蚀刻，而在栅极电极的侧壁上形成侧壁氧化膜(17)。

此时，当一般在掺杂了的单晶硅层中形成由热氧化工序所产生的场氧化膜时，通过在上述场氧化膜和埋入氧化膜之间形成100A至1000A的厚度的掺杂硅膜以使埋入氧化膜和上述场氧化膜不会接触，由此通过上述硅膜使阱电极的电压作用于栅极下部区域中，而抑制栅极下部区域的电压的上升，由此，而改善SOI晶体管的可靠性。

但是，上述这样的方法存在下列缺点：由于用于分离元件的上述场氧化膜不能完全分离阱，则在N阱和P阱之间通过寄生双极效应，就不能有效地阻断发生高泄漏电流的闩锁现象。

为了解决上述问题，本发明的目的在于提供一种SOI晶体管及其制造方法，该SOI晶体管能够减小泄漏电流而防止元件的闩锁现象。

为了解决上述问题，本发明的一种具有多个阱的半导体器件，其特征在于，包括：硅半导体衬底；形成在上述硅半导体衬底上的绝缘膜；形成在上述绝缘膜上的预定区域中的包括N阱和P阱区域的半导体层；形成在上述半导体层的N阱和P阱区域之间的，其上部的宽度宽于下部的宽度而形成并且其底面同上述绝缘膜相连接的T字形元件隔离膜。

一种具有多个阱的半导体器件制造方法，包括：依次在硅衬底上淀积埋入氧化膜和硅层的步骤；在上述硅层上形成多个阱的步骤；在上述硅层上形成氮化膜的步骤；有选择地蚀刻上述阱的边界面上的氮化膜而形成第一开口的步骤；形成露出上述第一开口的一部分的光致抗蚀剂图形的步骤；把上述光致抗蚀剂图形作为抗蚀膜来蚀刻上述硅层以露出上述埋入氧化膜而形成小于上述第一开口的第二开口的步骤；除去上述光致抗蚀剂的步骤；形成上述第一开口和第二开口的预定部分与上述埋入氧化膜连接的元件隔离膜的步骤。

一种具有多个阱的半导体器件制造方法，包括：依次在硅衬底上淀积埋入氧化膜和硅层的步骤；在上述硅层上形成多个阱的步骤；在上述硅层上形成氮化膜的步骤；有选择地蚀刻上述阱的边界面上的氮化膜而形成第一开口的步骤；在上述第一开口形成元件隔离膜的步骤；蚀刻上述元件隔离膜的预定区域和上述硅层而形成第二开口以露出上述埋入氧化膜的预定部分的步骤；在上述第二开口内形成绝缘膜的步骤。

本发明的这些和其他的目的、优点及特征将通过结合附图对本发明的实施例的描述而得到进一步说明。在这些附图中：

图2是具有形成在SOI衬底上的相邻的P阱和N阱的半导体器件的现有技术中的元件隔离膜的形成工序的断面图；

图1A至图2C是具有形成在SOI衬底上的相邻的P阱和N阱的半导体器件的本发明的一个实施例的元件隔离膜的形成工序的断面图；

图2A至图3C是具有形成在SOI衬底上的相邻的P阱和N阱的半导体器件的本发明的另一个实施例的元件隔离膜的形成工序的断面图。