[发明专利]半导体存储单元的制造方法

说明书

本发明涉及半导体单元的制造方法，特别是涉及改进的半导体单元的制造方法用于生长场氧化膜到某一厚度，消除部分具有某一厚度的场氧化膜并把它重迭到有源区上以在其中得到一个足够的有源区。

图1A到1E是用于说明现有半导体存储单元的连续制造步骤的剖面图。

现在参看图1A。在半导体衬底1上边有一个没有示出来的阱。阱中依次淀积有氧化膜2和氮化膜3以在部分衬底1中确定一个场区和一个有源区，而且用刻蚀工艺在它上边形成有源图形。

如图1B所示，利用有源图形作掩模，氧化半导体衬底1以形成场氧化膜4，用蚀刻法去除有源图形以使有源区3a露在外边。在半导体衬底1上进行穿孔阻止离子注入的工序。

参看图1c。在衬底1上顺序淀积栅极氧化膜与和栅极多晶硅6，而且利用光刻工艺和蚀刻工艺在其上边形成至少一个栅极电极图形。

在图1c中，在形成场氧化膜4之前，N场掩模被用来执行场阻止离子注入。然后，去掉氮化膜3，进行穿孔阻止离子注入和沟道离子注入，去掉氧化膜2，在已暴露的有源区3a上依次淀积栅极氧化膜5和栅极多晶硅6。在这里，可用光刻工艺和刻蚀工艺形成栅极电极图形。

在包括有栅极电极图形的衬底1上边，用反应性离子刻蚀法分别淀积高温低压电介质和侧壁衬垫7。把栅极电极图形用作掩模，向衬底1的有源区进行离子注入以形成用作源/漏区的至少一个杂质区8。

如图1D所示，在具有栅极电极图形的半导体衬底1上形成一个层间电介质膜(以后，称之为“ILD”膜)9。通过刻蚀ILD膜9的一部分形成接触孔10以彻底露出大于一个杂质区的部分。

参看图1E，在包括在接触孔10内的ILD膜9上形成了位线11。

如在图1E中示出的那样，在包括位线的ILD膜9上淀积另一绝缘层12，然后刻蚀该绝缘层12以使杂质区8的一部分露出从而形成节点接触孔13。之后，在包括在节点接触孔13内的绝缘层12上形成节点电极14。

图2A到图2C示出了现有半导体存储单元制造工艺的部分步骤的概况图。

参看图2A，图中示出了根据LOCOS方法生成的场氧化膜4所确定的场区和在场区上的多个有源区3a。在相邻的有源区3a之间生长的场区4和其他的区相比其厚度更薄一些(用“十”标示的区)。

如图2B所示，图中示出了已形成在有源区3a上边的栅极6和场氧化膜4。

参看图2C，图中示出了形成于有源区3a上边的接触孔10和节点接触孔13。

如上所述，当在常规的半导体制造过程中应用LOCOS方法形成有源区而且如果把它应用在大于64M的DRAM中去的话，由于这是一个大规模集成因而使单元电路面积减小。因此，在有源区之间的间隔减小，而且在一个狭窄的空间中生长的场氧化膜的厚度相对于那种为了使器件与在有源区之间具有较大的间隔的区域隔离而生成的场氧化膜的厚度来说非常之薄。于是，隔离特性将会被破坏，从而导致减少阈值电压。

因为在有源区之间间隔较窄的区域上的场氧化膜被生成为在有源区之间有较宽的间隔的区的60～70％的程度，故形成了鸟喙(bird beak)的场氧化膜的一部分被去掉以确保有源区减小上述缺点。结果是一般说来存在一个缺点：由于不断增长的高集成化而形成的场氧化膜的厚度变薄将危及器件隔离特性。

因此，本发明的第一个目是提供一种通过加宽有源区之间间隔来生长具有某一厚度场氧化膜的半导体存储单元制造方法。

本发明的第二个目的是提供一种通过刻蚀具有某一厚度的场氧化膜以确保足够宽的有源区的半导体存储单元的制造方法。

为了达到上述目的，本发明所提供的半导体存储单元制造方法包括下述步骤：在具有有源区的半导体衬底上形成具有预定厚度的场氧化膜以覆盖有源区；去掉部分场氧化膜；在有源区的预定部分上形成至少一个栅极电极；在衬底上栅极电极的每一侧形成第1源极区和漏极区；在其上包括栅极电极的衬底上形成层间电介质膜；用刻蚀层间电介质膜的办法形成接触孔；在衬底上预定部分和接触孔里边形成位线；通过刻蚀层间电介质膜形成节点接触孔以露出第1源极区的一部分和与第1源极区相邻的场区的一部分；在层间电介质膜上和贯穿的接触孔内形成节点电极。

此外，根据本发明，提供了一种半导体存储单元制造方法，其中，在形成了场氧化膜之后，施行场阻止离子注入和沟道离子注入。

还有，根据本发明，提供一种半导体存储单元制造方法，其中，形成节点电极的步骤还包括淀积非掺杂多晶硅，以及在上述非掺杂多晶硅中注入杂质离子的步骤。

再有，根据本发明，提供一种半导体存储单元制造方法，其中，节点电极用掺杂的多晶硅形成。

图1A到图1E的剖面图依次示出了现有存储单元的制造工序；