[发明专利]集成电路的布图的制作方法

说明书

本发明是关于一种集成电路(Integrated Circuits；IC)的制造方法，特别是有关一种集成电路的布图的制作方法。

在集成电路(IC)的制作中，一般是利用光刻技术将所设计的电路布图(layout)的光掩模图案转移到半导体晶圆(semiconductor wafer)上。由于电路布局中有许多不同的层次(layer)，如何将每一层次中的图案，正确无误地制作在所设计的地域，就必须要靠每一层次的对准记号(alignment mark)。

目前半导体工业界最广泛使用的重复步进曝光机(stepper)之一是日本Nikon公司所生产的机台，其对准方式，如图1所示，将对准记号放置在每一小切片(die)晶圆之间的通道上。因为每一种产品其单位小切片的大小均不相同，所以必须针对每一产品特别制造一块第零层光掩模，以配合其产品尺寸，增加不少生产成本。所谓第零层(Zero Layer)，一般表示最初晶圆表面形成的起始层次(如氧化层、氮化硅层)等，尚未经过蚀刻步骤，所以晶圆表面没有高低起伏的地势，可供对准用，必须依靠对准记号来进行对准的操作。

本发明的主要目的在于提供一种可满足不同产品的集成电路第零层光掩模的制造方法，主要是将对准记号(aligment mark)放置在光掩模的边缘。

本发明的次一目的在于提供一种制作成本低的第零层光掩模的制造方法。

本发明的上述目的是以下述方案实现的。

本方法首先制作一片通用(Universal)的第零层光掩模，其布图(layout)方式与现有的Nikon法将对准记号置于每一小切片之间的通道上有所不同，是将对准记号放置在有效曝光区的边缘，占用非常小的面积，所以可运用在任何产品对准之用，并可记录下对准记号的座标位置。

接着，在制作一般产品的布图时，先将对准记号和检视用的辅助游标尺图形放置在电路场区(field)边缘的切割线上，再将电路场区左右移动，使得产品的对准记号与先前光掩模对准记号的座标均相同。如此，在进行各产品的第零层工序时，即可使用本发明的第零层光掩模。

本发明的集成电路的布图的制作方法，其特征在于，包括下列步骤：

(a)在透明衬底上形成含有不透明区域的集成电路布图以及对准记号的光掩模；

(b)在所述光掩模的有效曝光区域内，放置一组X及Y方向对准记号及游标尺图形于电路布图区域一定距离外的上下左右四个角落中的任何一个角落。

图示的简要说明：

图1为现有集成电路对准记号的放置方式的示意图。

图2为本发明的第零层光掩模对准记号的放置方式的示意图。

结合附图及实施例对本发明详细说明如下：

本发明所用的光掩模，是在一透明的衬底上(如石英或玻璃等材料)形成集成电路布图以及对准记号等图案而制成，所述图案是利用不透光的材料(如铬(Cr)、感光乳剂(emulsion))覆盖在所述衬底上而形成。

请参阅图2，其为本发明第零层光掩模的对准记号(alignment mark)的放置方式的示意图。在光掩模12上的有效曝光区域11的切割线上下左右四个角落中，任意选择一个角落放置一组X及Y方向的对准记号(15X、15Y)及游标尺(15V)图形，作为未来层次对准用。此第零层光掩模即为本发明的通用光掩模，可用作各种产品第零层对准用。最后，将第零层光掩模布局图的对准记号的(X、Y)位置座标记录下来。作为实施例，图2中的对准记号15X、15Y及游标尺15V图形是放置在有效曝光区域11的右上角，也可放置在其它三个角中之一，如图中所示，其也表示了在其它三个角放置对准记号15X、15Y及游标尺15V图形的状态。

接着，在制作一般产品的布局时，先将对准记号放置在电路场区的边缘切割线上与所述光掩模相同的一个角落，再将此布局图左右移动，使得产品对准记号(X、Y)座标与原先光掩模的对准记号的(X、Y)座标均相同，这样，在进行各产品的第零层工序时，即可使用本发明的第零层光掩模。

以上所述是利用较佳实施例详细说明本发明的技术特征，而非限制本发明的保护范围，而且熟知半导体技术的人士皆能明了，适当作些微的改变及调整，仍将不脱离本发明的保护范围。