[发明专利]前馈AGC滤波器

说明书

本发明涉及一种通过一比所需信号精度低的链路传送具有所需动态范围和精度的信号而没有使发送信号不精确的性能的装置。更具体地说，本发明涉及实现在比为实现精度和动态范围而额定所需IO比特数少的数字信号处理器(DSP)中处理的信号的内部获取的精度。

当前，为了减少元件数量增加产量和降低制造费用，接收器的模拟元件已被数字技术代替。在为一接收器实现数字技术时，输出信号所需比特数由输出信号所需精度决定。接收器的一个重要部分是滤波器元件，该元件在滤波后减小了信号的带宽但增加了输出信号的精度。输出信号精度的增加表述为处理增益，处理增益可依据如下等式计算：

             PB=10^*log(fbin/fbout)其中PB=以dB为单位的处理增益，fbin=滤波器的输入信号的带宽并且fbout=滤波器的输出信号的带宽。

当选择DSP用于某一应用时，要考虑诸多因素。在选择DSP时，选择一定点或一浮点DSP通常由诸如动态范围和精度的要求决定。然而，经常通过在速度、精度、程序/数据存储空间、功耗、费用、易用性和对器件可提供的技术支持的诸多要求的之间的折衷来决定选择一特定的装置。基于这些考虑，通常采用一定点DSP来实现该滤波器。常规和正常使用的DSP，例如TMS 320C25和TMS 320C50(来自TI)和DSP16(来自AT & T)，IO比特数被局限于16，尽管DSP内部的比特数大于16比特。

在数字实现上，所需比特数相应于信号的所需精度。例如，对于14比特精度的输入数据和滤波器内处理增益为24dB或者4比特，(其中24dB=4比特×6.02)，A/D转换器的理论转换因数为6.02，则内部数据的精度为18比特。然而，在具有16 IO比特的常规的DSP中，精度和输出数据局限于16 IO比特，因此不能实现内部数据的18比特精度。

实现完全内部精度的一个解决方案是使用一拥有多于16 IO比特的DSP。与使用多于16比特的DSP相联系的缺点是增加元件费用、在串行IO接口上需要更高带宽和降低可用元件的数量。实现在DSP中内部数据提高精度的另一个解决方案是把数据劈为两个或者更多个字。然而，当把数据劈为两个或者更多个字时，在串行IO接口中需要更高带宽而且增加了为劈数据而需的DSP功率。因而，我们需要在一个16比特链路上传送具有一个动态范围和超过16比特精度的信号而没有使信号不精确的性能。

本发明的一个目的是在一数字信号处理器中完全地实现由该数字信号处理器所含的数字滤波器所获得的精度。

本发明的另一个目标是提供一数字信号处理器。该数字信号处理器拥有比从数字信号处理器内部获得的精度和动态范围所需的额定比特数少的IO比特数。

本发明的另一个目标是在一常规的16比特链路上为数字信号处理器无使信号不精确性能地传送，具有一个由数字信号处理器获取的动态范围和精度的信号，而所用的数字处理器超过16比特。

本发明的这些目标通过提供一个用于传送具有预定动态范围的处理信号的装置来实现。该装置包括：一个数字信号处理器，用于根据输入其中的数字抽样信号生成被处理信号和用于基于逐个抽样方式生成一信息比特来表明数字抽样信号被放大因数相乘，和一个(I/Q)(logR/φ)转换器，用于依据数字信号处理器生成的信息比特来修改被处理信号，以获得被处理信号的预定的动态范围和精度。在本装置中，自动增益控制用于实现信号的全带宽而且自动增益控制用于从数字信号处理器内部的数字滤波器获得输出值的最大分辨力而且可为增益控制的数据实行补偿。

本发明的这些目标也通过提供一用于传送具有预定动态范围的处理信号的方法来实现。该方法包括以下步骤：用一数字信号处理器接收一数字抽样信号，由数字信号处理器依据接收到的数字抽样信号求取被处理信号，由数字信号处理器生成一信息比特表示数字抽样信号基于逐抽样方式被一放大因数所乘，和依据生成的信息比特来修改被处理信号以达到被处理信号预定的动态范围和精度。本方法同样允许数字信号处理器内部获得的精度通过比信号的精度和动态范围所需额定比特少的IO比特而实现。

由下面的详细描述，读者将会更明确本发明的其它适用范围。然而，可以理解的是，在用来说明本发明的最佳实施例的详细描述和具体例子是示例性的，因为在本发明精神范围之内的各种改变和修改对于那些熟悉本领域的人员将是显而易见的。

从下面给出的详细描述和示例性的而不是对本发明的限制的附图中，将可更完全地理解本发明。其中：

图1示出了本发明的一个实施例的宽带接收器；