[发明专利]用改进的小型区抑制短沟道的MOS晶体管及其制造方法

说明书

本发明涉及一种用改进的小型区抑制任何短沟道效应的MOS场效应晶体管以及在MOS场效应晶体管中形成小型区的方法。

尽管目前已提出可能按大比例缩小场效应晶体管的要求，但这样的大比例缩小导致诸如MOS场效应晶体管的阈值电压下降和穿通等任一类的短沟道效应。为了抑制这些短沟道效应，提出了在源区或漏区与栅极下面的沟道区之间设置小型结构。这种小型结构例如由S.Ogura等在1982 IEDM 82，pp.718-721标题为“A HALFMICRON MOSFET USING IMPLANTED LDD.”一文中所公开的。一种具有这种小型结构的常规MOS场效应晶体管如图1所示。小型区15设置成和源/漏扩散区14的内边沿部分接触以使小型区15位于栅极13的边沿部分下面并从源/漏扩散区14的表平面延伸到其底平面。用导电类型和基片相同但和源/漏扩散区14相反的杂质向小型区15掺杂，在小型区15中具有比基片更高的杂质浓度以防止空间电荷区从源/漏区14扩展到栅极13下面的沟道区，由此抑制短沟道效应。

在已有技术中，是按下述方法形成这种小型区的。

参照图2A，在p型基片16上有选择地形成栅氧化膜17和由多晶硅构成的栅电极18。将基片16进行离子注入以调整阈值电压。用栅电极18作掩模，将p型基片16进行离子注入使p型杂质有选择地注入到p型基片16的上层部区，由此有选择地形成p型掺杂扩散区20，它的杂质浓度比p型基片16高。

参照图2B，在栅电极18的相对两侧有选择地形成侧壁氧化膜21，使侧壁氧化膜21和栅电极18一起用作进一步进行高剂量n型杂质22的离子注入的掩模以形成n⁺型扩散区，该扩散区延伸在除栅电极18和侧壁氧化膜21的下面以外的p型基片16的上层区内，而在侧壁氧化膜21的下面，则部分地和有选择地保留着p型掺杂扩散区20。然后将n⁺型扩散区进行热处理，导致n型杂质22扩散使n⁺型扩散区的内侧边沿部分到达栅电极18和侧壁氧化膜21的界面下面。由此，形成源/漏扩散区23，它们的内侧边沿部分位于栅电极18和侧壁氧化膜21的界面下面，同时形成和源/漏扩散区23的内侧边沿部分接触的p型掺杂小型区24。由于p型掺杂小型区24是由p型掺杂扩散区20部分形成的，所以p型掺杂小型区24具有比p型基片16更高的杂质浓度。p型掺杂小型区24从表平面垂直延伸到源/漏扩散区23的下层平面。

上述形成小型区的方法具有以下的缺点。根据上述方法，主要是在p型离子注入之后并在n型离子注入之前形成侧壁氧化膜。为了形成侧壁氧化膜，需要高温热处理，由此，如果是为CMOS半导体器件形成小型区，就需要增加掩模工艺。

为了省略这步增加的掩模工艺，提出在形成小型区的离子注入和形成源/漏扩散区的离子注入之前形成侧壁氧化膜。将参照图3A和3B描述这种制造方法。

参照图3A，在p型基片25上有选择地形成栅氧化膜26和由多晶硅构成的栅电极27。将基片25进行离子注入以调整阈值电压。在栅电极27的相对两侧有选择地形成侧壁氧化膜28使侧壁氧化膜28和栅电极27一起作为随后离子注入的掩模。

参照图3B，用侧壁氧化膜28和栅电极27一起作为掩模，将基片25同时进行p型杂质29的离子注入和n型杂质30的离子注入使p型和n型杂质有选择地注入到p型基片25的上层区。随后，将基片进行热处理，由此同时形成p型掺杂小型区31和n型杂质扩散区32。n型杂质扩散区32延伸在除栅电极27下面以外的基片上层区域内，它的内侧边沿位于栅电极27和侧壁氧化膜28的界面下面。p型掺杂小型区31延伸成和n型杂质扩散区32的内侧边沿部分及底部相接触使n型杂质扩散区32和p型基片25被p型掺杂小型区31分隔开。

上述方法具有可省略增加掩模工艺的优点，但有下述缺点。p型掺杂小型区31具有比基片25更高的杂质浓度，并且它不仅在n型杂质扩散区32的内侧边沿部分扩展而且还在其底部扩展。因此，在p型掺杂小型区31和n型杂质扩散区32之间就形成了大的p-n结电容。

为了避免形成的p-n结电容，提出即使n型杂质和p型杂质同时注入，p型掺杂小型区31不在n型杂质扩散区32的底部下面扩展。将参照图4A和4B说明这种形成小型区的方法。

参照图4A，在p型基片33上有选择地形成栅氧化膜34和由多晶硅构成的栅电极35。将基片33进行离子注入以调整阈值电压。在栅电极35的相对两侧有选择地形成侧壁氧化膜36，使侧壁氧化膜36和栅电极35一起作为随后离子注入的掩模。