[发明专利]维特比解码方法和维特比解码装置

说明书

本发明涉及用来对代表褶积码的格码解码的维特比(Viterbi)解码方法，还涉及采用维特比解码方法对格码解码的维特比解码装置。

一般，作为用来对代表褶积码的格码解码的解码方法，采用维特比解码方法。该维特码解码方法是采用格构图对格码解码的方法。该维特比解码方法的基本操作例如在下述文献中有描述。

文献：今井秀树著，“符号理论(码理论)”，电子情报通信学会发行，第12章。

在这里，根据该文献说明维特比解码方法的基本操作如下。

(1)首先，在格构图中，对于从时间t的各状态Si向时间t＋1的各状态Sj的全部支路b(i，j)计算支路度量λ〔y(t)、b(i，j)〕。在这里，y(t)为在时间t应该解码的数据。

(2)其次，对全部支路b(i，j)把时间t的各状态Si的残留通路p(i，t)的度量λ(i，t)与支路度量λ〔y(t)、b(i，j)〕相加。

(3)其次，在时间t＋1的各状态Sj的每一个状态下，对向该状态Sj转变的全部通路把(2)中求出的和加以比较，求出提供最小值的残留通路p(i，t)与支路b(i，j)的组，把连接着该组的通路假定为状态Sj的残留通路P(j，t＋1)。该残留通路P(j，t＋1)的度量λ(j，t＋1)可以下式表达，

λ(j，t＋1)＝λ(i，t)＋λ〔y(t)、b(i，j)〕

再者，当有多个组提供和的最小值时，可任选其中之一。

(4)在时间t＋1的各状态Sj的每一个状态下，把表示(3)中得到的残留通路P(j，t＋1)的通路信息存储到通路存储器中。

(5)如果一直到对应于应该解码的最后数据的时间(2)～(4)的处理结束，则沿着时间追寻通路存储器中存储着的通路信息，一直追溯到最初的时间，得到解码结果。

上述为维特比解码方法的基本操作。

在该基本操作中，(2)的相加处理、(3)的度量比较处理、(3)的提供是最小值的通路选择处理为维特比解码方法的主要处理部分，称为相加、比较、选择处理(下面，称为“ACS处理”)。(5)的处理称为通路跟踪处理。

再者，作为度量，在褶积码解码的情况下，一般采用汉明间距和欧几里德间距的平方。

可是，在上述基本操作中，在把通路信息存储到通路存储器中时，必须存储遍及对应于进行解码的数据的全部时间的长度。

然而，在这样的构成中，因为一般该长度极长，存在着使通路存储器的存储容量过大、并使用于解码的延迟时间过长的问题。

为了解决这个问题，过去，把通路存储器的存储容量假定为能够存储长度为对各状态的码约束长度的5～6倍左右的通路信息的容量，在该通路存储器中存储表示最新残留通路的通路信息，每当输入表示残留通路新支路的信息时，把表示最老支路的信息扔掉。在这种情况下，那种表示老支路的信息从确定了该时间的解码结果开始即被扔掉。

但是，在这样的构成中，每当输入表示残留通路新支路的信息时，为了把表示最老支路的信息扔掉，必须对该时间的通路存储器内容进行通路跟踪处理。这样，在这样的构成中，存在着用于解码的处理量过大的问题。

因而，在进行维特比解码的情况下，希望能够谋求不使用于解码的处理量增大、减小通路存储器的存储容量和缩短用于解码的延迟时间的技术。

为了解决上述课题，本发明首先在从格构图最初的时间一直至距此为预定长度的X(X之值大于Z)倍的时间内进行ACS处理后，从该时间一直至最初ω时间进行通路跟踪处理，基于该处理结果确定从最初的时间一直到距此为上述预定长度的(X-1)倍的时间的解码结果，其次，在从尚未进行ACS处理的时间一直到距此为上述预定长度的(X-1)倍的时间内进行了ACS处理后，在从该时间一直到尚未确定解码结果的时间内进行通路跟踪处理，基于该处理结果重复进行确定从尚未确定解码结果的时间一直到距此为上述预定长度的(X-1)倍的时间内的解码结果的处理；在这一过程中，一到达应该解码的最后数据的时间，就停止ACS处理，在从该时间一直到尚未确定解码结果的时间内进行通路跟踪处理，基于该处理结果，确定从尚未确定解码结果的时间一直到应该解码的最后数据的时间内的解码结果。

图1为示出本发明维特比解码装置一种实施形态的构成的方框图；

图2为示出通路存储器构成的一例的图；

图3为示出格构图的一例的图。

符号的说明

11…输入装置

12…缓冲装置

13…支路度量计算装置

14…ACS处理装置

15…度量存储装置

16…整体控制装置

17…存储器控制装置

18…通路存储装置