[发明专利]扩展频谱信号接收装置

说明书

本发明涉及一种通信系统，尤其涉及扩展频谱信号的接收装置。对于采用所分配的频带作多站间相互通信的多址系统，已经提出了多样的通信系统，例如频分多址(FDMA)系统，时分多址系统(TDMA)和码分多址(CDMA)系统。这些系统中的多数，服务区被分为多个小的网孔，而且在这多个网孔中的每一个中分配一个基站。一个用户经过基站与另一用户通信。

在这些多址系统中，由于CDMA不要求脉冲串同步，所以它适于作为容纳多用户设备的通信系统。而且，CDMA系统具有不受干扰及噪声影响的优点。结果使其受到当今人们的关注。采用扩展频谱的CDMA系统是在其中将不同扩展码序列分配到用户并利用该扩展码序列分别执行扩展调制的一种多址系统。结果使得同一频带能由在一网孔中的许多用户所用。

如已公知的那样，当所接收信号被解扩(despread)时，是假设与用在发送一侧的码序列相同步的在扩展频谱通信系统中的扩展码序列被在接收一侧使用。因此，如若是由于受到由多路径及相似因素所决定的在发送路径上的延迟量的改变的影响，而出现扩展码序列的相位被移动超过一个时片(Chip)的情况，就会变得难于准确地解调数据。所以，在扩展频谱通信系统中就绝对必要有同步限制(初始同步)和同步跟踪(同步保持)。通常，同步限制把在发射一侧的扩展码序列和在接收一侧的扩展码序列之间的相位差限制在相当小的范围(一般是1/2以下)内。同步跟踪总是在一旦精确低于1/2时片时将其保持在所捕捉的同步位置，以使该被捕捉的同步位置不因噪声和调制的影响而丢失。为此原因，用在接收设备中的时钟信号的同步控制及控制是重要的。

这种传统扩展频谱通信系统将参考图1及图2A至2C加以描述。图1是传统扩展频谱信号接收装置的框图结构。图2A至2C是说明作为传统频率同步电路的延时锁定环路(DLL)操作的示意图。在接收装置中，与在发送装置中放大的扩展码序列相同的序列(一个PN码序列)由扩展码发生器123所产生(用在解调中的扩展的序列称为″P(O)″)。产生的扩展码序列在乘法器1263，和1264中被乘，以执行解扩展解调。

但在此情形中，需要把PN(O)与在发送装置中倍乘的扩展码序列同步。为此，要利用由移位器122和本振器121构成的正交解调器102对所收信号作准同步检测，产生具有近似等于用在发送装置中的频率的信号，以获得同相分量和正交分量(称为″I分量和Q分量″)。针对所获的I和分量的每一个，扩展码产生器123独立地产生具有相位稍稍超前(一般为1/2频隙)于用于解扩展解调的扩展码序列的扩展码序列(称作PN(+)″)以及具有相同程度相位延迟的扩展码序列(称作″PN(-)″)。

已收信号在乘法器126₅和126₆中由分别的扩展码序列被乘，以进行解扩展。高频分量由低通滤波器127₂和127₃(称为″LPF″)所去除，以实现信号平滑。结果是获得I与Q分量的解扩展解调输出。I与Q分量的扩展解调输出的合成相关信号被输入到一个频率控制信号计算电路125，以便比较这两个扩展码序列的相位。

计算出用于压控振荡器(VCO)124的频率控制信号，并以扩展码产生器123和由VCO124产生的时钟信号所驱动的本振器121控制频率同步，以便确立与已收信号载波的频率同步及确立与本振信号的频率同步。

在此情形中，输入到频率控制信号计算电路125的I与Q分量信号具有示在图2A和2B的相关输出特征J和K，作为取决于已收信号的解扩展相关输出，PN(+)和PN(-)。当这些相关输出由加法器128相加或相减，获得合成相关输出特征L，作为针对I与Q分量的每一个的J和K的合成相关输出，如图2C所示。用于扩展码产生器123而被送到VCO124的频率控制信号是由针对I与Q分量的合成相关输出特征L时所确定的。实际中，扩展码产生器123的PN(O)跟踪在发送设备中被乘的已收信号的扩展码序列，以确立与扩展码序列的同步。结果是，合成相关输出特征L的最大输出值和最小输出值的中间点被设置成″0″。就是说，执行控制，以特定地产生用于解调的扩展的序列PN(O)，如图2c的点LO所示。

象此种传统技术在日本待公开专利申请平3-101534、平5-30834和平292035中有公开的系统。

然而，在上述传统技术中，除去用于从实际所收信号解调信息的扩展码序列PN(O)之外，具有相位超前的PN(+)和相位滞后的PN(-)总是需要作解扩展处理。因此，需要提供用于PN(-)和PN(+)的若干个扩展码产生器和处理部分，使得电路规模增加。