[发明专利]用于磁记录/重放设备的数字信号检测器

说明书

本发明涉及在数字磁记录/重放设备中用于译码记录信号的数字信号检测器，尤其涉及从重放信息中译码原始数据的数字信号检测器。

在局部响应系统中，输入数字信号是通过磁记录/重放部分作为三态信号被输出的，并且该输出信号由于记录/重放部分和噪音而失真。ViTerbi算法，即最大似然序列估计量，作为一种方法用于从失真信号中检测和译码其原始信号。虽然这种方法在信号检测中显示了良好的性能，但硬件的体积大于阈值检验方法的情况。同时，阈值检验方法尽管具有更为简单的结构，但在信号幅值失真的系统中性能较差。

图1表示采用了使用阈值电平来检测信号幅值方法的常规数字信号检测器。其中数字信号检测器包括：一个用于把一个输入信号转变成具有不归零的变换器(non-return-to-zero-inverter)(NRZI)波形形状的信号的前置编码器(precoder)10；一个用于记录前置编码器10转换的信号并重放该所记录信号的记录/重放部分12；一个用于补偿从记录/重放部分12输出的一个信号的幅值失真的线性补偿器14；一个用于把从线性补偿器14来的输出信号的幅值限制到一个预定电平的限制器16；和一个用于比较从限制器16输出的三态信号与一个预定的阈值电平信号并通过比较结果值来检测数字信号的阈值检测器18。

表示在图1中使用阈值电压的数字信号检测器运行如下：

首先，输入信号由前置编码器10进行预编码，然后在记录/重放部分12中被记录和重放。从记录/重放部分12输出的重放信号经重放放大器(图中没有标出)放大。线性补偿器14补偿由噪音和重放放大器输出信号的记录/重放部分性能产生失真的幅值和相位分量。由线性补偿器14输出的补偿信号幅值被限制器16确定。

为了译码信号，将限制器16输出的三态信号同阈值电平+A/2和-A/2进行比较。即，如果重放的输入信号大于+A/2或小于-A/2，则其被确定为“1”；但如果它处于这些阈值电平之间，则其被设为“0”。这里，“A”代表输入信号的电压电平。

上述使用阈值电平的常规数字信号检测器具有简单的电路结构，并且通过简单比较来检测信号。这样的设备适合于在相对低的记录密度和良好的记录/重放部分性能下使用。然而，在使用高密度记录的短波长系统中，信号幅值在频域上严重失真，并且记录/重放部分的性能恶化，降低了系统的性能。

为了解决上述问题，本发明的目的是提供一种数字信号检测器，该检测器为了补偿由记录/重放部分特性导致的信号失真，通过利用信号间关系(即局部响应特性)校正信号，并且在一个积分器中使用限制器限制了校正信号，由此改善了重放的信号检测。

为了实现上述目的，本发明提供了一种用于磁记录/重放设备的数字信号检测器，其包括：一个把输入数字信号转换成不归零交换器(NRZI)波形信号的前置编码器；一个用于记录前置译码器输出信号和重放该记录信号的记录/重放部分；一个用于补偿由记录/重放部分重放的信号的幅值失真的线性补偿器；一个通过使用信号的关系来修正线性补偿器输出信号的信号修正器；一个用于积分经信号修正器修正的信号的积分检测器；及一个用于将经积分检测器积分的信号译码成其原信号的前置译码器。

在按照本发明的信号修正器中，如果现在和以前的值都是正的，则二者较小的校正为“0”；而如一个负的信号值跟随着另一个负值，则二者较大的校正为“0”，其中使用了由记录/重放部分的微分特性的信号间的关系。

此外，按照本发明，信号修正器包括：一个用于比较输入信号和0信号的第一比较器；一个用于比较输入信号和延迟了延迟时间(1T)的输入信号的第二比较器；用于将第一比较器输出的信号同延迟了1T的输出信号逻辑地结合并输出与(AND)结果和或(OR)结果的第一逻辑装置；一个用于根据一个第一控制信号，从输入信号和0信号中选择一个信号的第一开关；一个用于根据一个第二控制信号，从0信号和第一开关输出并延迟1T的信号中选择一个信号的第二开关；及用于根据第一逻辑装置和第二比较器的输出，产生第一和第二控制信号的第二逻辑装置。

按照本发明，第一逻辑装置包括：一个第一AND(与)门，用于接受第一比较器的输出和其1T延迟输出；及一个用于接收第一比较器的输出和其1T延迟输出的NOR(或非)门。