[发明专利]运算放大器及数字信号传输电路

说明书

本发明涉及即使有噪声输入，也能使其不影响输出的具有噪声消除功能的运算放大器及使用该运算放大器的数字信号传输电路。

作为即使噪声叠加在数字信号上，也能消除该噪声后输出的电路，也就是具有数字信号滤波器功能的数字信号传输电路，已知有图15所示的电路。

图15所示的电路首先由电阻R和电容器C构成的CR滤波器接收数字输入信号(参照图16(a))，由该CR滤波器消除由高频成分构成的噪声。由CR滤波器消除了噪声的输入信号是以CR滤波器的时间常数使波形迟缓(参照图16(b))，在差动式比较器中进行波形整形后输出消除了噪声的数字信号(参照图16(c))。

然而，这样构成的电路由于使用CR滤波器，为了充分地消除重叠加在输入信号上的噪声，必须加大CR滤波器的电容器c的值。因此，使电容器c与比较器一起形成半导体集成电路有困难，因此不得不将电容器c单独安装，致使零件个数增多，使用不便且价格上也有问题。

本发明的目的在于获得一种即使输入叠加有噪声的数字信号，也能消除噪声后传送数字信号且适合于半导体集成电路化的数字信号传输电路。

本发明的另一目的在于获得一种即使输入信号上叠加了从高到低急剧变化的噪声等，也能抑制该叠加的噪声等的影响的运算放大器。

本发明备有：在其控制极上接收输入信号、其一个主极与第1电源电位结点连接的第1晶体管；具有在其控制极上接收输出信号、其另一主极与第1晶体管的另一主极连接的第2晶体管且该第2晶体管的一个主极成为输出结点的差动对晶体管；其一个主极和控制电极与该差动对晶体管的输出结点连接、另一主极与第1电源电位结点连接的第3晶体管；具有其控制极与第3晶体管的控制极连接、其一个主极与第1电源电位结点连接的第4晶体管且该第4晶体管的一个主极成为输出结点的电流反射镜电路；其一个主极与输出端连接、另一主极与第1电源电位结点连接、控制极与电流反射镜电路的输出结点连接的第5晶体管；以及连接在电流反射镜电路的输出结点和输出端之间的电容性元件。

另外，本发明在备有在其同相输入端接收数字输入信号的运算放大器、及在其同相输入端接收该运算放大器的输出、而在反相输入端接收基准电压的比较器的数字信号传输电路中：该运算放大器备有其控制极与同相输入端连接的第1晶体管；具有在其控制极上接收基准电压、其另一主极与第1晶体管的另一主极连接的第2晶体管的差动对晶体管；其一个主极和控制极与第2晶体管的一个主极连接、其另一主极与第1电源电位结点连接的第3晶体管；具有其控制极与第3晶体管的控制极连接、其一个主极与第1晶体管的一个主极连接、另一主极与第1电源电位结点连接的第4晶体管且该第4晶体管的一个主极成为输出结点的电流反射镜电路；其一个主极与输出端连接、另一主极与第1电源电位结点连接、控制极与电流镜电路的输出结点连接的第5晶体管；以及连接在电流反射镜电路的输出结点和输出端之间的电容性元件。

图1是表示本发明的实施形态1的运算放大器的图。

图2是表示本发明的实施形态2的运算放大器的图。

图3是表示本发明的实施形态3的运算放大器的图。

图4是表示本发明的实施形态4的运算放大器的图。

图5是表示本发明的实施形态5的运算放大器的图。

图6是表示本发明的实施形态6的运算放大器的图。

图7是表示本发明的实施形态7的数字信号传输电路图。

图8是表示本发明的实施形态8的数字信号传输电路图。

图9是表示图8中的运算放大器10的详细电路图。

图10是表示本发明的实施形态9的数字信号传输电路图。

图11是表示本发明的实施形态10的数字信号传输电路图。

图12是表示本发明的实施形态11的数字信号传输电路图。

图13是表示图1所示电路中输入了脉冲状的噪声时运算放大器的输入输出关系的时间图。

图14是表示图9所示电路中输入了脉冲状的噪声时运算放大器的输入输出关系的时间图。

图15是表示现有技术的数字信号传输电路图。

图16是表示现有技术的运算放大器的数字信号传输电路的输入输出关系的时间图。

图17是表示现有电路中输入了脉冲状的噪声时运算放大器的输入输出关系的时间图。

符号说明：

10运算放大器

20比较器

Q1-Q8晶体管

C、C1电容器

I₁-I₅恒流源