[发明专利]形成半导体器件精细图案的方法

说明书

本发明一般涉及形成半导体器件精细图案的方法，特别是涉及采用虚设图案来尽量减少接近效应(proximity effect)对图案造成的损失的方法，其中每个虚设图案均具有不允许光刻成形的尺寸。

半导体器件的高度集成化要求在有限的区域内形成多种尺寸各异的图案。当为在硅衬底上形成所希图案而进行曝光处理时，由于光的折射、散射和/或干涉，通常会产生视图案密度而定的接近效应。

这种效应对图案的形成明显不利。即，接近效应可能导致光掩模(或掩模原版)不均匀地畸变，从而使图案变细。

为了更好地理解本发明的背景，以下借助附图来说明常规方法中不同图案密度引起的接近效应的差异。

图1和2表示图案形成的常规工艺，它图示说明由掩模图案密度产生的接近效应。

首先，如图1A所示，将图案材料覆盖于硅衬底1之上，随后在能够尽量减少接近效应的图案密度下形成所希形状的布图。

接着，如图1B所示，用布图2来产生掩模原版，转而在对硅衬底1上的图案材料进行曝光时又被用作掩模以形成图案3。在这种情况下，由于图案的宽度与布图2的宽度几乎相同，所以认为由接近效应引起的宽度改变不大。

相反，如图2A所示，把图案材料覆盖于硅衬底10之上，随后以具有显示出大接近效应这样一种图案密度的线间距形成布图11。

此后，如图2B所示，利用布图11形成掩模原版并在对硅衬底上的图案材料进行曝光时用它来作掩模以形成图案12。在这种情况下，由于接近效应，图案12的宽度变窄。

如上所述，由于具有这样一种密度的图案感生出巨大的接近效应，所以在图案形成的常规工艺中显示有严重的光照偏离，并且难以形成所希的图案。此外，即使在引起接近效应的图案密度下，由于负载效应(loading effect)也会产生巨大的刻蚀偏离，所以在曝光期间需要减少光照偏离，这是很不利的。

因此本发明的目标在于克服以前技术中遇到的上述问题，并提供一种形成半导体器件精细图案的方法，它不管图案密度的大小如何，都能产生具有所希精确宽度的图案，从而能极大地改进半导体器件的成品率。

根据本发明人深入而广泛的研究，通过提供形成半导体器件精细图案的方法可以实现上述目标，该方法包括以下步骤：提供硅衬底；在硅衬底表面覆盖图案材料以形成图案布图；此外，在包含所述布图区在内的硅衬底表面安置多个虚设图案，每个虚设图案的宽度小于允许待光刻产生图案的最小宽度；利用其上设置有所述精细虚设图案的布图来制备掩模原版；以及通过所述掩模原版对硅衬底上的布图进行曝光。

通过以下结合附图对实施例的描述可将使本发明的其他目的和方面变得明显起来。

图1和2图示说明两种普通的形成方法，其中在曝光阶段掩模图案的图案密度是不同的以使接近效应有可能发生；

图3A和3B图示说明按照本发明第一实施例的图案形成方法；

图4A和4B图示说明按照本发明第二实施例的图案形成方法；

图5A和5B图示说明按照本发明第三实施例的图案形成方法；以及

图6A和6C图示说明应用第一、第二和第三实施例的图案形成方法。

结合附图可以最好地理解本发明较佳实施例的应用，其中相同的标号分别用于相同或相应的部分。

图3表示按照本发明第一实施例的图案形成工艺。

如图3A所示，将图案材料覆盖于硅衬底20之上以形成布图21它具有这样的图案密度，也即其线间距产生大的接近效应。

接下来形成宽度小于不允许光刻成形的临界值的多个虚设图案，其形成方式使得它们的密度随着远离布图21而逐渐变小。

此后利用布图21，形成掩模原版于是再通过它对图案材料进行曝光以形成如图3B所示的图案23。

此时，所获图案23由于线空间周围较高的虚设图案密度而没有变窄。因此可以阻止接近效应引起的线空间变窄的现象并使线空间能够以可以获得的尺寸精度光刻产生。

参见图4A和4B，它们示出按照本发明第二实施例的图案形成工艺。

如图4A所示，把图案材料覆盖于硅衬底30之上以形成布图31它具有这样的图案密度，也即其线间距产生大的接近效应。

接下来形成宽度小于不允许光刻成形的临界值的多个虚设图案，与图3A相反，其形成方式应使它们的密度相同，而与到布图31的距离无关。

此后利用布图31，形成掩模原版，然后再通过它对图案材料进行曝光以形成如图4B所示的图案33。

与第一实施例中的一样，由于线条周围虚设图案的密度，故该图案中线空间的宽度并没有变窄，从而可获得所希尺寸精度的图案。