[发明专利]用于形成半导体器件杂质结区的方法

权利要求书

1.一种用于形成半导体器件结杂质区的方法，其特征在于包括以下步骤：

制备半导体衬底；

在所述半导体衬底中形成限定场区和有源区的元件隔离氧化层；

在所述半导体衬底上相应于所述有源区的部分形成第一光致抗蚀剂层图形，其中所述第一光致抗蚀剂层图形覆盖不形成结杂质区的部分，且选择性地覆盖待形成结杂质区的有源区部分；

在用所述第一光致抗蚀剂层图形作为掩模的条件下，向所述第一光致抗蚀剂层图形的两侧暴露的所述半导体衬底的有源区部分注入第一杂质离子，从而形成缺陷区，所述第一杂质离子包括从锗、硅、砷、锑或铟构成的组中选出的至少一种离子；

除去所述第一光致抗蚀剂层图形，然后在暴露的半导体表面上，在相应于不形成结杂质区的部分及相应于待形成结杂质区的有源区部分上未曾覆盖有第一光致抗蚀剂层图形的部分上形成第二光致抗蚀剂层图形；

在用所述第二光致抗蚀剂层图形作为掩模的条件下，向所述第二光致抗蚀剂层图形形成后暴露的所述半导体衬底的部分注入第二杂质离子，从而形成无定型区，所述第二杂质离子包括从锗、硅、砷、锑或铟构成的组中选出的至少一种离子；以及

除去所述第二光致抗蚀剂层图形，然后在所述半导体衬底上相应于待形成结杂质区的所述有源区部分中注入第三杂质离子，从而形成杂质结区。

2.如权利要求1所述的方法，其特征在于用于形成缺陷区的所述第一杂质离子的注入量少于能形成无定形结构的临界量。

3.如权利要求1所述的方法，其特征在于所述第一杂质离子与所述第二杂质离子相同。

4.如权利要求1所述的方法，其特征在于所述第一和第二杂质离子由第四主族的元素构成。

5.如权利要求1所述的方法，其特征在于所述第一和第二杂质离子由砷构成。

6.如权利要求1所述的方法，其特征在于所述第一和第二杂质离子由铟构成。

7.如权利要求1所述的方法，其特征在于，形成所述缺陷区的步骤，通过使用相应于形成所述杂质结区使用的能量约2到10倍的离子注入能量来加以实现。

8.如权利要求1所述的方法，其特征在于，形成所述无定型区的步骤通过使用相应于形成所述杂质结区使用的能量约1.5到5倍的离子注入能量来加以实现。

9.如权利要求1所述的方法，其特征在于所述第三杂质离子由BF₂构成。

10.如权利要求1所述的方法，其特征还在于进一步包括以下步骤，即在形成所述元件隔离氧化层后，在所述半导体衬底上相应于所述有源区的部分依次连续地形成栅氧化层、栅极和绝缘层间隔。

11.一种用于形成半导体器件结杂质区的方法，其特征在于包括以下步骤：

制备半导体衬底；

在所述半导体衬底中形成限定场区和有源区的元件隔离氧化层，在所述半导体衬底上相应于所述有源区的部分上形成栅氧化层，在所述栅绝缘层上形成栅极，以及在所述栅极与栅绝缘层相对的诸侧壁上各自形成绝缘层间隔；

在所述半导体衬底上相应于所述有源区的部分形成第一光致抗蚀剂层图形，其中所述第一光致抗蚀剂层图形选择性地覆盖待形成结杂质区的有源区部分；

在用所述第一光致抗蚀剂层图形作为掩模的条件下，向所述第一光致抗蚀剂层图形形成后暴露的所述半导体衬底的部分注入第一杂质离子，从而形成缺陷区，所述第一杂质离子包括从锗、硅、砷、锑或铟构成的组中选出的至少一种离子；

除去所述第一光致抗蚀剂层图形，然后在暴露的半导体表面上未曾覆盖有第一光致抗蚀剂层的部分上形成第二光致抗蚀剂层图形；

在用所述第二光致抗蚀剂层图形作为掩模的条件下，向所述第二光致抗蚀剂层图形形成后暴露的所述半导体衬底的部分注入第二杂质离子，从而形成无定型区，所述第二杂质离子包括从锗、硅、砷、锑或铟构成的组中选出的至少一种离子；以及

除去所述第二光致抗蚀剂层图形，然后在用所述元件隔离绝缘层、栅极和绝缘层间隔作为掩模的情况下，向所述半导体衬底上相应于所述有源区的部分注入第三杂质离子，从而形成杂质结区。

12.如权利要求11所述的方法，其特征在于所述第一光致抗蚀剂层图形用于暴露位于每个绝缘层间隔和与所述绝缘层间隔面对的所述元件隔离绝缘层部分之间的半导体衬底部分。