[发明专利]高速计数器电路

权利要求书

1.一种高速计数器电路，包括：

一输入线，用以输入时钟信号；

至少两个串行连接的位计数器，用以根据所述输入线的时钟信号产生至少两位的计数值；和

相应于所述至少两个位计数器的至少一个较高位计数器的输出信号的至少一时钟同步装置，用以使所述位计数器同步，并且用以将所述输入线的时钟信号传递给所述至少两个位计数器的较低位计数器。

2.如权利要求1的高速计数器电路，其中所述时钟同步装置包括：

逻辑装置，用以检测时间点，使得所述至少一较高位计数器的输出值具有一特定逻辑值；和

转换装置，用以根据所述逻辑装置的输出信号将所述输入线的时钟信号传递给所述较低位计数器。

3.如权利要求2的高速计数器电路，其中所述特定逻辑值是高电平。

4.如权利要求3的高速计数器电路，其中所述逻辑装置包括一个与门，用以相对于所述至少一较高位计数器的输出信号进行与操作。

5.如权利要求3的高速计数器电路，其中所述转换装置包括一个与门，用以将所述输入线的时钟信号传递给所述较低位计数器，同时使所述逻辑装置的输出信号具有特定逻辑值。

6.如权利要求1的高速计数器电路，其进一步包括所述延迟装置，用以经过所述至少一时钟同步装置的传播延迟时间来延迟所述输入线的时钟信号，并将经延迟的时钟信号提供给所述至少两个位计数器中的最高位计数器。

7.如权利要求6的高速计数器电路，其中所述延迟装置包括一逻辑门，用以根据一驱动电压来延迟所述输入线的时钟信号。

8.如权利要求7的高速计数器电路，其中所述驱动电压处于高电位。

9.如权利要求8的高速计数器电路，其中所述逻辑门包括一个与门。