[发明专利]用于交换系统网络同步控制的时钟接收器

说明书

本发明涉及用于交换系统的网络同步控制器，具体讲，涉及一种能适应兼容来自中继线和数字局计时源(以下称为DOTS)的所有时钟信号的电路。

为了使交换系统能工作，就需要有时钟，这个时钟在图1所示的已有技术中是从中继线(未示出)即一个源上提供的。从中继线上接收最大为三线网络同步基准时钟(NSRF)和帧报警信号(FA)。但是，从中继线上来的时钟不能确保通话的质量。由于这个原因，DOTS已被部分地采用。

见图2和3，DOTS接收电缆具有与中继线接收电缆不同的格式。具体讲，DOTS接收电缆不具备FA(+)和FA(-)。换言之，它无需时钟信息信号。此外，DOTS接收电缆具有DG，即DOTS接地信号。如上所讨论的，两种电缆格式不同，因而需要匹配DOTS的方法。

本发明的目的在于提供一种能接收中继线时钟和DOTS时钟两种时钟的时钟接收电路。

为实现本发明的目的，本发明的电路包括：时钟接收部分，用于从处于不同电平+和-的中继线和DOTS中接收预定线数的时钟；从而输出一个已转换成晶体管-晶体管逻辑电平的NSRF；以及一个时钟确定部分，用于确定在时钟接收部分中所收到的时钟是中继线基准时钟或是DOTS基准时钟，从而确定是否产生时钟信息信号。

图1示出传统时钟接收电路的结构；

图2示出中继线接收电缆的格式；

图3示出数字局计时源接收电缆的格式；

图4是本发明时钟接收电路的结构图；以及

图5为图4所示时钟确定部分的详细电路图。

下面参照附图描述本发明的一个优选实施例。

首先应注意，在各图中相同的标号代表相同内容。另外，在以下的描述中，具体给出的元件只是为了从整体上理解发明而给出的而已。本技术领域的人员应明了本发明并不受制于这些具体的参数。在描述中如果认为已知功能或不必要的结构的具体化描述会扰乱本发明的话将会在下面描述中省略这些部分。

见图4，本发明的时钟接收电路包括时钟接收部分10，用于从不同电平+和-的中继线和DOTS上接收最多为三线的NSRF，从而输出一个已转换成晶体管-晶体管逻辑电平的NSRF；和一个时钟确定部分20，用于确定在时钟接收部分10中接收的时钟是中继线基准时钟或DOTS基准时钟，从而确定是否产生时钟信息信号FA。

见图5，本发明的时钟确定部分包括第一和第二晶体管-晶体管逻辑转换器21和22，以及与门23、24和25。首先解释从中继线上接收NSRF和FA的情况，为方便起见，虽然已提供了三条线，但仍给出单个一条线(NSRF0，FA0)。

所接收到的不同电平+和-的NSRF0在第一晶体管-晶体管逻辑转换器21中转换成晶体管-晶体管逻辑。所接收的不同电平+和-的FA0在第一转换器21中转换成晶体管-晶体管逻辑，随后，在或门23中逻辑地相加到DOTS接地信号DG上。见图2所示中继电缆格式，B1是不用的，这样，FA独立于DOTS接地信号DG而输出。

在从DOTS中接收NSRF的情况下，所接收的不同电平+和-的NSRF0在第一晶体管-晶体管逻辑转换器21中转换成晶体管-晶体管逻辑。见图3所示的DOTS电缆格式，FA不存在，且仅DOTS接地信号DG存在，这样，或门23的输出总为低电平状态。

总之，在中继电缆的情况下的高或低状态的NSRF和FA以及在DOTS情况下的低状态的NSRF和FA发送到网络同步控制器上，兼容了中继线和DOTS两者的时钟。

如上所述，本发明的时钟接收电路能接收来自中继线和DOTS的时钟，实现了与传统网络的兼容。