[发明专利]减少串音用的容性迹线耦合

权利要求书

1.一种平面电子器件(10)，采用容性迹线耦合来减少器件内和器件所电互连的一对接插件(12，14)内的串音，所述器件(10)有一个绝缘板(18)，绝缘板(18)具有由两平行平面形成的第一表面(20)和第二主表面(22)，沿所述主表面敷有多个成对的导电迹线(16)，其特征在于，起码大部分相间的所述迹线对(16-1，16-1a，16-3，16-3a)配置在所述第一主表面(20)上，其余的所述迹线对(16-2，16-2a，16-4，16-4a)起码一部分配置在所述第二主表面(22)上，而且所述第二表面(22)上给定的导电迹线对(16-2a，16-4，16-4a)有起码所述导电迹线的一部分长度那么长在垂直方向上与所述第一表面(20)上毗邻的所述导电迹线对(16-1a，16-3，16-3a)对齐。

2.根据权利要求1所述的平面电子器件，其特征在于，所述导电迹线(16)在接插件触点组(24，32)之间延伸。

3.根据权利要求1所述的平面电子器件，其特征在于，一接插件触点组是沿所述器件(10)的边缘(34)供插入卡片边缘式电气接插件(12)的导电片(32)。

4.根据权利要求1所述的平面电子器件，其特征在于，一接插件触点组是金属镀通孔(24)，供承接表面安装式电气接插件(14)之用。

5.根据权利要求4所述的平面电子器件，其特征在于，配备有多组镀通孔(24)，供承接同样的多个表面安装式电气接插件(14)之用。

6.根据权利要求1所述的平面电子器件，其特征在于，所述给定的起码一对导体(16-1，16-1a，42-1a，42-2a)有起码导电迹线的一部分长度那么长彼此平行配置。

7.根据权利要求6所述的平面电子器件，其特征在于，起码一个导电迹线(42-1a，42-2a，42-3a)若在所述主表面的一部分的范围平行于其对应的导电迹线，则可以横切所述主表面(20，22)为镀通孔(24)所互连的部分。