[发明专利]半导体器件

说明书

本发明涉及构成集成电路的半导体器件的绝缘栅场效应晶体管(以下称作MISFET)的沟道区结构，特别涉及一种半导体器件，在该半导体器件中，由栅绝缘膜的杂质浓度和厚度决定的沟道区的表面反向电压(阈值电压)是被控制的。

本发明涉及在同一基片上具有多个阈值电压的MISFET构成的集成电路的半导体器件，及其制造方法。

本发明涉及在同一基片上具有不同导电的MISFET的集成电路的半导体器件，及其制造方法。

本发明涉及在同一基片上对其加有不同栅电压的，具有高耐压和低压的MISFET的集成路的半导体器件及其制造方法。

本发明涉及在同一基片上包括模拟电路和数字电路的半导体器件及其制造方法。

本发明涉及设置在一绝缘层上的薄膜半导体上形成的半导体器件及其制造方法。

图35A至35C是平面示意图，展示出集成电路的现有半导体器件中的MISFET。

注意，本说明书的说明是以MOSFET为例进行的说明，其中位于金属栅电极与半导体基片之间的绝缘层是硅氧化膜，作为MISFET的典型例。

图38A至38C示意性地展示了三种晶体管的源，漏和栅，为简化说明，省去了铝金属化布线和其它部分。

晶体管1，2和3各有不同的阈值电压(V_TH)。

图39是MOSFET的示意剖视图，其中集成电路的半导体器件是现有的技术。

晶体管1中，沟道区4004的杂质浓度规定为半导体基片4006的杂质浓度量，由栅绝缘膜4005的厚度和沟道区4004的杂质浓度决定的阈值电压表示为V_TH1。

当希望第二晶体管2的阈值电压V_TH2与V_TH1不同时，用玻璃掩模等进行光学地构图光刻胶，和选择掺杂区(光刻技术)，并用离子注入和用光刻胶选择性形成作为掩模的其它技术，通过栅绝缘膜4005形成沟道区，使其具有的杂质浓度与晶体管1的沟道区的杂质浓度不同。

此时，用于选择掺区进行离子注入用的玻璃掩模1的图形3905，考虑到玻璃掩模对准的移位，确定成稍大于沟道区，以覆盖住沟道区全部表面，如图38B所示，除去光刻胶的面积稍大于沟道区，以便在除去光刻胶的区域给沟道掺入杂质。

栅绝缘膜4005通常用有均匀厚度约10nm至100nm的氧化硅膜构成。

用上述结构可形成具有与晶体管1的阈值电压V_TH1不同的阈值电压V_TH2的晶体管2。按相同方式，掺入必要的杂质，可构成具有必要的阈值电压的晶体管，如晶体管3，V_TH3为其阈值。

而且，尽管图中未示出，集成电路的半导体器件中具有原栅氧化膜的高压MOSFET和具有薄栅氧化膜的低压MOSFET设置在同一基片的表面上。用光刻技术控制每个MOSFET的沟道区的均匀杂质浓度，以使每个阈值电压几乎等于同一个值。

同样，在包括P-型和N-型MOSFET的CMOS型集成电路中，用分离杂质引入工艺可使阈值电压几乎等于同一个值。

然而，由于现有的集成电路半导体器件中的MOSFET具有均匀杂质浓度的沟道区和均匀厚度的栅绝缘膜，如上所述，沟道的表面反向电压变成恒定的，所以必须要有给沟道区掺入必需的杂质类型数量和杂质浓度的掺杂工艺，以便单一半导体基片上构成的集成电路中的半导体器件形成有多种阈值电压的晶体管。

此外，在单一半导体基片上形成的集成电路的半导体器件中的具有多种阈值电压的晶体管是非常昂贵的，而且在电路设计上也受到限制。

而且，必须有多次光刻工艺，以调节阈值电压，使其与同一基片上设置的集成电路的半导体器件中的源电压范围匹配，该集成电路的半导体器件中的晶体管的结构在沟道掺杂前具有不同的阈值电压。此外，制造具有不同绝缘膜不同基片浓度或不同导电类型的MOSFET的阈值电压的半导体器件的周期延长了，生产成本也增大了。

为解决所述问题，本发明采取了以下措施。

第1种措施，在MOS FET的同一沟道区置设有表面反向电压不同的沟道区，以便在两个以上不同栅电压下使沟道反型。

而且，设置多种类型的第一表面反向电压区与第二表面反向电压区的平面面积的比值，或设置第一表面反向电压区与第二表面反向电压区的多种类型的单个平面尺寸或形状。

第2种措施，第二表面反向电压区分成许多平面形状。

将区域分成多个平面形状的方法例如有下列方法：

1.分成与沟道长度方向平行的多个条形；