[发明专利]制造半导体集成电路器件的方法

说明书

本发明涉及制造半导体集成电路器件的技术，更具体地说，涉及有效地适用于一种用于制造具有耐熔件(antifuse)的半导体集成电路器件的方法的技术。

用作专用标准产品集成电路(ASIC)的集成电路(IC)具有例如通过在半导体基片上规律地配置若干基本单元而形成的门阵列。将各基本单元利用布线图形相互连接，以便满足由使用者所规定的条件，制成具有为使用者所需的各种逻辑电路的LSI电路。近来已经开发一种现场可编程的门阵列(FPGA)。该FPGA完成一项工作所需TAT(运算时间)远短于上述门阵列完成该项工作的运算时间。该FPGA具有在一芯片预先形成的各基本单元、连线和程序单元，各逻辑单元利用程序单元相互连接以形成逻辑电路。因此，FPGA是一种由逻辑单元和连线利用程序单元形成的大规模可编程逻辑器件(PLD)。该FPGA例如介绍在“Nikkei电子设备”第199至205页，Nikkei BP K.K，1993年10月25日，以及ISSCC第24卷第二号第394至398页，1989年4月。程序单元例如是耐熔件。

具有耐熔件的半导体集成电路例如介绍在第5126282号美国专利中。这种半导体集成电路的耐熔件是通过利用作为下电极的扩散区和在覆盖下电极的绝缘层上形成的多晶硅上电极而构成的。

当对耐熔件进行编程时，将DC电压加在上、下电极之间，以便破坏在上、下电极之间的一部分绝缘层，使得上下电极电连接。

这种结构的耐熔件具有高的通态电阻，其是提高半导体集成电路运算速度的障碍。在5126282号美国专利中介绍了一些技术，在利用DC电压施加在上、下电极对耐熔件进行编程之后，向耐熔件提供AC电流以降低该通态电阻。

另一种耐熔件具有一些金属电极和包含硅(Si)例如一种非晶硅的薄膜的绝缘薄膜，其置于金属电极之间。具体说，具有绝缘薄膜的耐熔件形成在处于X方向和Y方向上的交叉点处的金属布线层之间。这种耐熔件例如介绍在“Nikkei微器件”Nikkei BP K.K，第36至47页，1992年10月1日或者在International ElectronDevice Heating Tech.Dig(国际电子器件加热技术汇编)(IEDMTech.Dig)，第611—614页，1992年。

当被编程时，这种耐熔件的金属电极通过直径为几十纳米的圆柱形的微小导通部分形成电连接。

该导通部分例如是一种硅化物形成的，该硅化物是由构成金属电极的金属和在构成绝缘薄膜的材料中所包含的硅组成的。因此，该导通部分具有相对低的电阻，并该通态电阻远低于预期的数值。因此，在为了编程各电极间施加DC电压之后，不需要向耐熔件施加AC电流以便降低通态电阻。由于具有相对低的通态电阻，这种耐熔件适用于需以高运算速度进行运算的半导体集成电路。当夹在金属布线层之间绝缘薄膜例如非晶硅薄膜被用于构成一耐熔件时，在门阵列形成过程中另外仅需要一用于形成耐熔件一个的掩膜，并且这种耐熔件令人满意地与门阵列形成过程相一致；即由FPGA到GA的转变可以很容易地实现，这种耐熔件便利于多层布线技术的应用。逻辑单元和连线的构形与门阵列的构形相似，因此关于门阵列的设计知识直接适用于设计FPGA。

本发明的发明人通过对常规的耐熔件的试验发现，当为了进行运算将一预定电流提供到耐熔件时，已编程的耐熔件在预定的时间内开断，这一耐熔件是通过将包含Si的绝缘薄膜夹在金属电极之间形成的。如在图19(a)的常规断面图所示，当预定的电流提供到一已编程的耐熔件30时，如图19(b)所示，导通部分31在预定的时间内断开。如图19(a)所示，当耐熔件30被编程时，形成导通部分31，以便从一个金属电极朝另一电极以带锥度的圆柱形将金属电极连接起来。

图20表示当将模拟工作电流的AC脉冲电流经过已编程的耐熔件的金属电极提供到半导体集成电路上时，所测量的累积熔断率随时间的变化。在图20中，沿竖直轴向上表示测量的累积熔断率，沿水平轴向右表示测量的时间。由图20可以明显看出，累积熔断率随时间按指数变化率增加。

这种现象被认为是由于工作电流在导通部分中产生的焦耳热形成的高温下，由于导通部分收缩，在直径为几十纳米的基本上呈圆柱形的微小导通部分的对端引起的机械应力，或者是由于在导通部分产生的高热使该导通部分熔化所引起的。