[发明专利]二维反离散余弦转换装置

说明书

本发明涉及一种反离散余弦转换(Inverse Discrete CosineTranform，下称IDCT)装置，特别涉及一种运用于超大型集成电路的IDCT装置。

离散余弦转换(Discrete Cosine Transform，下称DCT)或IDCT因其快速演算法的出现，已为广大用户所应用，并逐渐发展成各种音频、视频信号压缩处理所需的核心部份。在符合各种已有的音频、视频信号标准，例如JPEG(Joint Photographic Experts Group)、MPEG(Moving Picture Experts Group)和H．261等的情况下，提高DCT(IDCT)的效率已成为图像信息压缩功能改善的主要课题，以致各种运算法则相继提出。

以往，在运算法则未臻完善时，实际应用于超大型集成电路中的DCT／IDCT电路设计既大且杂，甚至因为转换效率过低而无法提供较完善的信息压缩服务。以图1所示的已知普通IDCT电路结构为例，通过组合电路10将输入讯号，例如从y0到y7的八个数据，加以处理，而产生(y0，y1)，(y2，y3)，(y4，y5)和(y6，y7)四组组合数据，并将其依次送入第一至第四转换电路12至15和第五至第八转换电路16至19。其中，各转换电路的结构包括有参数存储器22、乘法器24、寄存器26和32，加法器28和累加器30。乘法器24将组合电路10提供的数据与存储器22内储存的IDCT参数相乘后，经寄存器26送至加法器28，以便与累加器30内值相加，再储入寄存器32。选择器34和36分别从转换电路12至15和16至19内的寄存器取得最后结果输出至加法器37和减法器38进行处理，再由排序电路40重新排序后输出，从而完成IDCT运算。

在图1已知普通IDCT电路中，每一转换电路内都有乘法器24，但乘法器运算速度过慢，将使IDCT处理效率降低，难以符合实时转换的要求。有的设计以只读存储器(ROM)取代乘法器，然而由于占有较大硬件空间，并需要以较复杂的电路相配置，这种设计有悖于超大型集成电路高密度化的目的。

因此，本发明的主要目的在于提供一种二维IDCT装置，利用一组分散式数值运算(Distributed Arithmetic，下称DA)结构，搭配若干输入输出缓冲器，以执行二维实时IDCT运算。

本发明的另一目的在于提供一种二维IDCT装置，通过输入输出缓冲器的定址功能控制输入输出资料顺序，从而避免复杂的电路配置，缩小IDCT装置硬件空间，满足超大型集成电路的需要。

为实现本发明上述目的，提出一种二维IDCT装置，该装置包括一变速率双端口缓冲器(Rate Buffer)、二个选择器、二组寄存器、一组参数生成器、一组累加器、一组求和器、一对修尾器、一个行列转换缓冲器(Transpose buffer)和一反变速率双端口缓冲器(IRate buffer)。该装置以分散式数值运算方式，将二维IDCT运算简化为一维较小矩阵的IDCT运算，即在寄存器、参数生成器和累加器的分散处理后，再经求和器将其结合，并重复二次一维IDCT运算，配合变速率的输入／输出和特定的定址方式，实现在较小硬件空间要求下进行实时转换的目的。

以下结合一个优选实施例，并配合附图，对本发明的上述目的、特征和优点作详细说明。

图1是一已知普通二维反离散余弦转换(IDCT)装置的功能方框图。

图2是本发明一个优选实施例的IDCT装置结构图。

图3是图2装置中一个寄存器的结构图。

图4是图2装置中一个参数生成器的结构图。

图5是图2装置中一个累加器的结构图。

图6是图2装置中一个求和器的结构图。

图7是图2装置的一个时序关系图。