[发明专利]在电话线路上线路编码信号的传输电路

权利要求书

1.一种根据线路和帧进行编码的信号的全双工传输电路，该编码信号具有与数据字(2B+D)交替的同步字(SW)，其特征在于，该电路包括：

一个锁相环路(5)，适于提供用包括频率同步器(14)类型的基准频率(CLK0)同步的发射时钟信号(CLK2)，该环路包括一个环形振荡器(16)，用于再生由一个振荡器(X，C1，C2，R)和再生标准频率的频率计数器/分频器(15)提供的频率；

一种装置，它利用由所述环形振荡器(16)提供给解码器(12)的一种时钟信号(CLK1)，其频率确定取样信号(CLK3)的可能的相位跳跃的持续期，用以在接收侧为模/数变换器(8)提供所述取样信号(CLK3)，其相位锁定在发送的信号和接收的信号之间的相移(φ)上；和

一种装置，加到所述频率同步器(14)，用以与来自环形振荡器(16)的频率相乘，以便减少取样信号(CLK3)的可能相位跳跃的持续期。

2.根据权利要求1的传输电路，其特征在于，所述电路包括用于实现两个信号(S1、S2)的“异或”型组合的逻辑门电路(22)，两个信号的相位相互偏移；并从所述频率同步和乘法电路(14′)的环振荡器(16)始发。

3.根据权利要求2的传输电路，其特征在于，通过转接开关(21′)实现所述环形振荡器(16)的两个输出(S1，S2)之间相位偏移的选择，转接开关(21′)由循环“1”型的移位寄存器(20)控制。

4.根据权利要求3的传输电路，其特征在于，所述环形振荡器(16)包括几个反相器(IC1)、…I(i)、…I(n)，根据由晶体(X)提供的信号由环路控制相位产生的电流偏置；和其中所述转接开关(21′)包括两列n几个开关(K(1)…K(i)…K(n)；K′(1)…K′(i)…K′(n))，每列开关分别从环形振荡器(16)取出一个输出(S1；S2)，第一列开关(K(i))的控制，从反相器(I(i))取出振荡器(16)的输出信号(S1)相应于第二列开关(K′(i+m))的控制，它从反相器(I(i+m))取出振荡器(16)的输出信号(S2)，相对于输出信号(S1)，具有相应于在m个反相器中信号的传播时间的延迟；和所述移位寄存器(20)包括n个触发器(B(1)…B(j)…B(n))，两个相邻触发器(B(j)、B(j+1))的状态分别构成，在每一列中的两个不相邻开关(K(i)，K(i+m/2))；K′(i+m)，K′(i+m+m/2)的控制信号，以便由逻辑门(22)提供的时钟信号(CLK1)具有的频率等于两倍的晶体(X)的频率。

5.根据权利要求3或4的传输电路，其特征在于，还包括用于控制所述移位寄存器的基准时钟信号(CLK0)；和所述锁相环(5)的比较器(13)产生信号(AV/RET)控制状态“1”从触发器(B(j))到下一个(B(j+1))或前一个(Bj-1))触发器的位移，以便使解码器(12)的时钟信号(CLK1)同步在基准时钟信号(CLK0)。

6.根据权利要求1的传输电路，其特征在于还包括算法和逻辑单元(11’)，该单元相加所述锁相环(5)的所述频率计数器/分频器(15’)的值与线路延迟计数器(10’)的值，后者包含发射信号和接收信号之间相移值()，其增加/减少计数频率对应于该帧的同步字(SW)的频率，用于计算由解码器(12)提供的所述取样信号(CLK3)给模/数变换器(8)。

7.根据权利要求6的传输电路，其特征在于，还包括一个电路(9)用于检测接收数据并向所述线路延迟计数器(10’)在其时钟输入端提供信号(CLK4)，在每个同步字(SW)该信号(CLK4)具有其持续期相应于接收码的持续期的脉冲，所述脉冲出现的频率相应于在该帧上同步字(SW)的频率，而且在所述计数器增加/减少计数输入端具有一个信号(“e”)，该信号指示相位误差的出现和方向。

8.根据权利要求7的传输电路，其特征在于，当每个同步字(SW)的第一个码(SW(1))出现时，用于检测接收数据(9)的电路提供线路延迟计数器(10’)的所述时钟信号(CLK4)的所述脉冲。

9.根据权利要求1的传输电路，其特征在于，该电路根据2B1Q标准传输以四进制码编码的160kb/s的线路信号。