[发明专利]一种锁相环电路

权利要求书

1．一种锁相环电路，用以产生锁相到一输入信号的同步分量信号的振荡信号(CK)，包括：

可控振荡器(35)，用以产生所述振荡信号；

相位误差信号发生装置(32)，用以根据所述分量的振荡信号产生表示所述振荡信号的相位误差的相位误差信号(PHER)；其特征在于：

第一控制信号发生装置(62,63,60,61)，用以根据所述相位误差信号产生第一控制信号(BRM)，第一控制信号的脉冲频率随所述相位误差信号的幅值变化；和

滤波器(C)，用以根据所述第一控制信号产生耦合到所述振荡器以改变所述振荡信号的相位的经滤波的控制信号(133a)。

2．根据权利要求1所述的锁相环电路，其特征在于，所述误差信号(PHER)以数字形式出现，且所述第一控制信号发生装置(60,61)有一个比特率倍增器(60,61)。

3．根据权利要求2所述的锁相环电路，其特征在于，所述比特率倍增器(60,61)耦合到一个电荷抽运装置(88,89)，形成数/模转换器。

4．根据权利要求2所述的锁相环电路，其特征在于，所述第一控制信号发生装置(60,61,62,63)包括：锁存器(61)，根据时钟信号(CKA)以所述时钟信号的频率确定的速率累加所述误差信号(PHER)的数据；和发生装置(62,63)，第一控制信号给定脉冲的，它响应于所述累加器中累加的数据信号(61a)、在该累加的数据信号处于预定幅值(MSB的改变)时产生所述第一控制信号的一给定脉冲(BRM)。

5．根据权利要求4所述的锁相环电路，其特征在于，所述误差信号(PHER)在其周期出现的各程序中加以更新，其中，所述锁存器(61)将某给定的更新程序之后加到所述累加器的经更新的误差信号与所述累加的数据信号(61a)组合起来，而无需清除所述经累加的数据信号。

6．根据权利要求5所述的锁相环电路，其特征在于，所述误差信号(PHER)在电视信号的-水平周期(H)期间更新一次。

7．一种锁相环电路，用以产生锁相到输入信号的同步分量信号(BURST)的振荡信号(CK)，包括：

可控振荡器(35)，用以产生所述振荡信号；

相位误差信号发生装置(32)，用以产生表示所述振荡信号的相位误差且根据时钟信号(BURST GATE)定期加以更新的相位误差信号(PHER)；其特征在于：

第一控制信号发生装置，用以根据所述经更新的相位误差信号(PHER)产生第一控制信号(BRM)，所述第一控制信号的脉冲，其频率随所述经更新的相位误差信号变化，从而使所述脉冲在某给定更新程序之后的相位由与所述给定更新程序有关的所述经更新的相位误差信号(PHER)以及与前更新程序有关的所述经更新的相位误差信号(PHER)确定；和

滤波器(C)，用以根据所述第一控制信号产生经滤波的控制信号(133a)耦合到所述振荡器上以改变所述振荡信号的相位。

8．根据权利要求7所述的锁相环电路，其特征在于，所述脉冲(BRM)的脉冲宽度都相等。