[发明专利]可变宽度内存数据实时读取装置

说明书

本发明涉及一种可变宽度内存数据实时读取装置，主要是将内存区域分割成多个区段，而视数据宽度占用不同区段数量，在读取数据时，便通过宽度访问信号，经控制逻辑使连接在内存各区段的数据输出端的各锁存器及区段选择电路做选择性动作，以实时取得所需存储器宽度的数据，达到有效利用内存空间及提高不同宽度数据的读取效率。

现今声音合成器(集成电路)的构成，根据语音及控制数据的储存方式的差别，可区分为『分布式』与『集中式』两种型态，其中该种『分布式』的声音合成器的构造如图1所示，即分别用控制只读内存10及语音只读内存20储存控制数据(或指令)及语音数据，经控制只读内存10送出数据控制一控制器30的操作方式，然后再经合成逻辑电路40转译为访问语音只读内存20的地址数据，再经语音只读内存20读出该地址的话音数据，最后经数字/模拟转换器(DAC)50转换为模拟声音信号，以供放大器或喇叭(SP)播放出语音，但此种设计需使用两组只读内存10、20，从而导致结构较为复杂、较占用芯片面积且有测试较为不便的缺点，故而有『集中式』声音合成器产生，而此集中式声音合成器的构成主要是将前述控制数据及语音数据存放在同一个只读内存内，以达到改善前连分布式声音合成器的各项缺点，其概略构造如图2所示，即将控制数据及语音数据同时存放在一共用只读内存11内，而图1的控制器30及合成逻辑40便集成在同一控制器31内，虽有集成内存的优点，然而在实际应用上，则产生内存使用效率不佳及数据读取效率不高的缺点，特详述如后。

由于语音控制数据(程序、指令)及语音数据两者的数据宽度不同5位、10位、20位不等)，以现有读取内存数据的方式，是属于一次读取整个位组的宽度(数据读取宽度固定)，基于此种现象，便有两种做法，其中一种为取各种数据的最大宽度作为内存各个数据的宽度(如前例，即将内存宽度设为20位)，此种方式，对于较少位数的数据仍需占用整个存储宽度，显然有存储空间过于浪费及使用效率不高的问题，若改用最小数据宽度(如前例，将内存宽度设为5位)，虽可改善存储空间浪费的问题，然而对于10位及20位的数据，则需进行二次或四次读取步骤才能取出完整的数据，不仅导致读取周期加长，控制效率不高的问题，而且在多次读取数据后，更需通过转换步骤，使多次读取的数据予以连结成一完整数据，其间也需耗费处理时间，故此种改善方式仍有读取效率不佳的缺点。

本发明的主要目的在于：提供一种可变宽度内存数据实时读取装置，主要是将内存的宽度设置为数据的最大宽度，且可将全宽度区视数据宽度区分成多个不同等份，以供分别储存不同位宽度的数据，而解决存储空间浪费现象。本发明的另一目的在于：在数据读取方面，采用实时(REAL TIME ACCESS)方式，亦即将内存的输出数据宽度分为多个区段分别经锁存器及区段选择电路与总线连接，而由送入的位读取信号进入后，经控制逻辑译码后选择性地将内存全部或局部宽度的数据送出并直接转换为总线相应的信号地址，达到可直接经不同的位读取信号而送出内存特定宽度的数据，获得内存不同宽度数据的实时读取效果。

本发明的技术方案在于：提供一种可变宽度内存数据实时读取装置，包括：

一地址缓冲器，可将总线送入的地址信号区分为区段选择信号及内存地址数据两部份，

一区段选择电路，由多数可分别与内存不同字节连接的选择电路及一控制选择电路的输出控制逻辑所组成，各组选择电路设置有多个控制输入端及相应输出端，以视控制输入信号切换动作，各选择电路的各输出端与总线连接，可依据地址缓冲器译码产生的选择信号及送入控制逻辑的控制信号，来决定内存以不同位宽度送出数据至总线。

前述的可变宽度内存数据实时读取装置，其中区段选择电路包括一输出缓冲器，此输出缓冲器由多组数据锁存器及一开关逻辑组成，并串接在内存数据输出端与该各组选择电路之间，以在适当时序周期决定内存数据送出与否。

前述的可变宽度内存数据实时读取装置，其中该区段选择电路内的各组选择电路可由数组晶体管开关串并联连接构成。

前述的可变宽度内存数据实时读取装置，其中该区段选择电路的最小定址单位设为存入内存数据的最小位宽度。

前述的可变宽度内存数据实时读取装置，其中该地址输入信号及数据输出信号可共用同一总线，以时序区分开。