[发明专利]电平移动器及其适用的数据输出缓冲器

说明书

本发明涉及一利半导体存储器件，更具体地说，涉及半导体存储器件的电平移动器及其适用的数据输出缓冲器。

一般说来，常规半导体存储器件由CMOS构成。然而，由CMOS构成的半导体存储器件工作速度比由BiCMOS构成的半导体存储器件低。

常规BiCOMS构成的半导体存储器件以发射极耦合逻辑(ECL)电平处理输入信号。当输出处理过的ECL电平信号时，对外部电路需要大信号容限，这就需要电平移动器把信号转换成从半导体存储器中输出的CMOS电平。

图1是表示常规半导体存储器件的数据输出缓冲器的框图。

参看图1，数据输出缓冲器由电平移动器1和3以及输出驱动器2构成，电平移动器1和3用于接受处于读出放大器(未示出)输出的双极逻辑电平的信号SAS和SASB(反SAS)，并且使该接收到的信号电平移动，输出驱动器2用于驱动(提高)由电平移动器1和2的输出电压D1与D2。

图2详细地说明图1的电平移动器的电路图。

参考图2，电平移动器包括PMOS晶体管MP1、MP2、NMOS晶体管MN1、MN2、MN3、MN4、MN5、NPN晶体管Q1、Q2、PMOS晶体管MP3以及反相器INV1。其中，PMOS晶体管MP1的源极加有电源电压(VCC)，而读出放大器的信号SAS加到栅极上；PMOS晶体管MP2的源极加有电源电压，而读出放大器的信号SASB加于栅极；NMOS晶体管MN1的漏与栅极一起接到PMOS晶体管MP1的漏极，而其源极接地；NMOS晶体管MN2的漏极连接到PMOS晶体管MP2的漏极，其栅极NMOS连到晶体管MN1的栅极，而源极接地；NMOS晶体管MN3的栅极连到NMOS晶体管MN2的栅极；NMOS晶体管MN4的漏极连到NMOS晶体管MN3的源极，其源极接地，而其栅极连到NMOS晶体管MN3的漏极；NMOS晶体管MN5有一允许信号OEB加于其栅极的反相输出，其漏极连到NMOS晶体管MN3的漏极，其源极接到NMOS晶体管MN3的源极；NPN晶体管Q1的基极连到PMOS晶体管MP2的漏极，其集电极连到电源电压，而发射极连到NMOS晶体管MN3和MN5的漏极；NPN晶体管Q2的集电极连到NPN晶体管Q1的发射极，其栅极连到NMOS晶体管MN3和MN5的源极，而其发射极接地；PMOS晶体管MP3的栅极供有反相读出放大器的输出信号SASB，其源极连到电源电压，而其漏极连到NPN晶体管Q1的发射极；反相器INV1的输入连到PMOS晶体管MP3的漏极，其输出供给输出端D1或D2。

在构成电平移动器1时，使用PMOS晶体管MP3是为了保证当输出逻辑高电平时，达到电源电压源的全电位，因为单独一个NPN晶体管Q1可能不足以达到此电位。还有，使用NMOS晶体管MN3、MN4和MN5是为了保证输出的逻辑低电平在绝对地电位。

该常规数据输出缓冲器工作方式如下。

读出放大器输出信号(SAS和SASB)是双极型读出放大器的末级输出信号，而且设计其摆幅约为1V。

若电源电压为3V，而输出信号SAS与SASB大致从1V摆动到2V，则PMOS晶体管MP1与MP2往往要损耗一定量的电压。如果输出信号SAS为1V而反相输出信号SASB为2V，流经PMOS晶体管MP1的电流要比流经PMOS晶体管MP2的大。这意味着流过构成电流反射镜的NMOS晶体管MN2的电流要大于流过PMOS晶体管MP2的电流。因而，电平移动器1的输出降到低电平。相反，若信号SAS为2V而信号SASB为1V，则流入PMOS晶体管MP2的电流要比流入NMOS晶体管MN2的大。因此，使电平移动器1的输出升至高电平。换言之，对摆幅为1V～2V的输入来说，可以提供全摆幅输出。当电平移动器1的输出是用于驱动NPN晶体管Q1和Q2的输入时，输出信号D1完全从高电平摆动到低电平，从而使输出驱动器2工作。图2B所示的输出驱动器2是由接收电平移动器1的输出D1并输出高电平的NPN晶体管Q6，以及接收电平移动器3(未详细示出)的输出D2并输出低电平的NMOS晶体管MN6组成。因此，输出驱动器2根据电平移动器1和3的输出执行数据缓冲。图2A说明输出信号D1的电路结构，但是，为输出其反相信号的其它这样的电路也具有同样的结构。

如上所述构成的常规数据输出缓冲器在信号SAS与SASB发生摆动时，例如信号SAS为1.3V而SASB为1.7V时，PMOS晶体管MP1和MP2就消耗太多电流。而且，由PMOS晶体管MP1和MP2分别供给的电流变小，于是，就缩小了电源电压的工作范围。