[发明专利]一种任意字长、任意精度的乘法运算方法及乘法器

权利要求书

1.一种任意字长、任意精度的乘法运算方法，其特征在于乘法操作数以任意长度，成对由高位到低位顺序输入，通过转换电路、进位电路、个位电路、累加器逐位运算，将乘积由高位到低位有序输出；

乘积Cm(1≤m≤2n－1)与操作数Ai、Bj有如下对应关系：

C₁：    A₁B₁

C₂：    A₂B₁    A₁B₂

C₃：    A₃B₁    A₂B₂    A₁B₃

  …             …                                                                …

C_n：    A_nB₁    A_n－1B₂   …               …       A₁Bn

C_n＋1：  A_nB₂    A_n－1B₃   …          A₂Bn

  …             …                                                               …

C_2n－2： A_nB_n－1  A_n－1Bn

C_2n－1： A_nB_n

操作数寄存器堆以高位到低位的顺序存放二—十进制或二—十六进制n位操作数；

控制逻辑电路根据输入位和要求运算精度产生读取操作数的时钟ck1和输出乘积位的时钟ck2，并在达到所需精度时停止后续位的计算；

五进制转换电路将成对输入的每位操作数转成五进制数；

进位电路将两个十或者十六进制数相乘的进位简化为两个五进制相乘的进位与五进制数乘与5、10的进位的和，直接输出其乘积的十位数值；

个位电路对输入A_i、B_j直接译码：

A_i：  01234    B_j：  01234

译码： 01243    译码：  00132译码输出相加后再译码输出个位数值：

相加：01234567

译码：01243124

缓存器、累加器根据逻辑电路的控制时钟进行有序累加，将乘积从高位到低位输出，累加器的位数决定操作数至少允许最大位数；

乘法运算可两操作数并行运算，或多操作数并行连乘。

2.一种根据任意字长、任意精度的乘法运算方法而设计的乘法器，其特征在于乘法器由操作数寄存器、控制逻辑电路、五进制转换电路、进位电路、个位电路、缓存器、累加器、寄存器、乘积寄存器堆组成。

3.根据权利要求2所述的根据任意字长、任意精度的乘法运算方法而设计的乘法器，其特征在于控制逻辑电路由减计数器[1]、加计数器[2]、与门[3]、辅助计数器[4]、[5]和加法器[6]、比较器[7]、[8]、[9]、与门[10]组成，控制A_i、B_j的输入顺序，C_m输出顺序，根据输入的控制参数n、p和时钟信号ck产生输入数据的固定时钟信号ck1、乘积位输出时钟ck2和计算结束信号stop。