[发明专利]具有高集成度布线结构的半导体器件及其制造方法无效

专利信息
申请号: 94114827.0 申请日: 1994-07-27
公开(公告)号: CN1050448C 公开(公告)日: 2000-03-15
发明(设计)人: 沈相必 申请(专利权)人: 三星电子株式会社
主分类号: H01L23/52 分类号: H01L23/52;H01L21/768;H01L21/8242
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 王以平
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 具有 集成度 布线 结构 半导体器件 及其 制造 方法
【权利要求书】:

1.一种具有高集成度布线结构的半导体器件,其特征在于:所述布线结构包括许多布线层以及形成于其间的接触孔,所述布线层在要形成接触孔的部分形成为第1布线宽度,而在其余部分形成为比所述第1布线宽度宽的第2布线宽度。

2.按照权利要求1的具有高集成度布线结构的半导体器件,其特征在于:形成所述多布线层,以使其彼此靠近。

3.一种具有高集成度布线结构的半导体器件的制造方法,所述布线结构包括许多布线层以及形成于其间的接触孔,所述制造方法包括下列步骤:

在半导体衬底上形成第1绝缘膜;

在形成有第一绝缘膜的半导体衬底上形成第1布线层,使要形成接触孔的部分具有第1布线宽度,而其余部分具有比所述第1布线宽度宽的第2布线宽度;

在其中形成有所述第1布线层的衬底上形成一第2绝缘膜;

刻蚀所述第2绝缘膜,从而在具有所述第1布线宽度的所述第1布线层部分之间形成接触孔;以及

在其中已形成所述接触孔的结构上形成第2布线层。

4.按照权利要求3的制造具有高集成度布线结构的半导体器件,其特征在于:所述第2绝缘膜的厚度至少为具有所述第2布线宽度的各部分第1布线层之间存在的距离的一半。

5.一种半导体存储器件的制造方法,该器件具有一个晶体管,该晶体管具有一个形成在半导体衬底上、其间加有栅绝缘膜的栅电极,以及形成在所述半导体衬底上、用所述栅电极彼此隔开的第1和第2杂质区,其特征在于包括下列步骤:

在所述形成晶体管的所述半导体衬底上,形成分别露出所述第1和第2杂质区的第1接触孔的第1绝缘膜;

在如此得到的形成了所述第1绝缘膜的结构上,形成分别通过所述第1接触孔与所述第1和第2杂质区相连接的第1和第2焊接点电极;

在如引得到的形成了所述第1和第2焊接点电极的结构上,形成分别具有露出所述第1和第2焊接点电极的第2接触孔的第2绝缘膜;

在如此得到的形成了第二绝缘膜的结构上,形成通过所述第2接触孔与所述第2焊接点电极相连接的多个位线电极,形成所述位线电极要使将要形成第2接触孔的部分形成为第1布线宽度而其余部分形成为比所述第1布线宽度宽的第2布线宽度;

在如此得到的形成了所述位线电极的结构上淀积第3绝缘膜、且刻蚀所述第3绝缘膜,从而用所述第3绝缘膜填充所述位线电极的所述第2宽度部分之间的间隔,并且在具有所述第1宽度的所述位线电极的侧壁上形成由所述第3绝缘膜构成的隔离;以及

利用所述第3绝缘膜和所述隔离作为刻蚀掩膜来刻蚀所述第2绝缘膜,从而形成第3接触孔,以便露出所述第1焊接点电极。

6.按照权利要求5的一种半导体存储器件的制造方法,其特征在于:所述第3绝缘膜的厚度至少为具有所述第2宽度的那些所述位线电极部分之间的距离的一半。

7.按照权利要求5的一种半导体存储器件的制造方法,其特征在于:用对任何一种各向异性刻蚀均具有与构成所述第2绝缘膜的材料不同的刻蚀速率的材料构成所述第3绝缘膜的材料。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/94114827.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top