[发明专利]时钟同步控制检验装置

说明书

本发明是对通信设备中收发信数据处理装置内的时钟控制效果进行检验的方法。

从技术上来看整个数字移动通信装置时，解调器部分的技术难度较大，特别是时钟同步问题是重要的课题。当接收的基带信号发生相位误差时，在解调器部分是否能够可靠地进行与其相应的时钟同步控制，是否能够正确无误地接收数字信号，是信号解调电路开发试制时的一个重要检验项目，另外，也是信号解调电路批量生产时不可缺少的一个检验项目。

发生相位误差时，为了确认是否能够可靠地进行与其相应的时钟同步控制，是否能够正确无误地接收数字信号，必须改变接收信号的相位进行试验。但是，使用直接将数字调制装置产生的数字调制数据输入解调装置的试验方法，不能改变接收信号的相位，所以，不能确认是否可以正确地进行时钟控制。

因此，先有的方法是将由数字调制装置产生的数字调制数据先经D/A变换器变换为模拟信号后，由A/D变换器的采样时钟将相位误差加到该信号上，再变换为数字信号，然后进行发生相位误差时的时钟同步的确认。

图9示出了以往时钟同步检验装置的例子。图中，100部分是被检验的解调电路的一部分，200部分相当于检验装置。由该100和200部分构成为差动相位偏移调制（DPSK）方式的基带收发信装置的调制-解调器，这样考虑时，图9（a）就是数字调制器，图9（b）就是收信装置。下面，参照图9说明已往的时钟同步控制检验的方法。

在DPSK方式中，使基带数字信号的符号与连续的两个符号间的相位变化相对应。来自数据发生装置120的数字输入信号，由I（同相分量）/Q（正交分量）分离器101进行正交分离，由差动编码变换器102变换成与码相对应的相位变化，然后，由余弦滚降滤波器（以后称为RCROF滤波器）103-1，103-2对各个成分进行滤波，抑制码间干扰，产生数字调制数据。该数据由D/A变换器109-1，109-2变换为模拟信号。

为了确认时钟同步控制，将该模拟信号输入A/D变换器110-1，110-2，经RCROF滤波器104-1，104-2、检波电路105、判决电路106和I/Q合成器107进行解调。这时，由接收时钟再生电路108从检波电路105的输出中抽出接收时钟成分，进行时钟的再生，再生的时钟作为A/D变换器110-1，110-2和A/D时钟使用。

为了进行时钟同步控制试验，利用相位延迟电路111使该A/D时钟延迟或超前，进行时钟相位的调整。利用误码率计统计误码率来判断是否正确地进行了时钟相位的调整。

但是，在已往的方法中，由于是利用硬件确认的，所以，当动作不正常时，很难发现时钟再生电路何处出了毛病。另外，实际上如果不制作硬件，就不能改变时钟的相位，所以，难于将任意的相位误差加到时钟上，这样，就必然需要很多时间和费用。

因此，本发明的目的是要提供一种时钟同步控制检验装置，该装置不特别制作硬件也可以将数字调制方式产生的数字数据直接输入解调器而给出任意的相位误差，不必变换为模拟信号，从而不需要D/A变换器和A/D变换器。

为了达到上述目的，本发明的特征在于：具有用于抑制码间干扰（Intersymbol    Interference）的滤波装置、用于解调信号的检波装置、对检波输出信号进行判别的装置和对其检波输出信号眼图的相位误差进行检测的装置。该数字基带信号接收装置的时钟同步控制检验装置中，用数字滤波器构成滤波装置，备有多个该滤波器的系数组，利用系数控制装置选择其中的一组以产生用于检验的任意的相位误差。

即在本发明中，为了抑制码间干扰，在插入的RCROF滤波器的系数中，含有在脉冲响应上以给出时间超前或延迟的形式的时间因素。这样，当数字信号通过该滤波器时，数字信号本身就可以将相位误差加到数据上，因此，不需要使用D/A变换器和A/D变换器。另外，进而如果预先将RCROF滤波器的系数组存储到存储器中，利用软件就可以非常简单地将它读出，所以，不需要特别的设备和手续就可以很容易地实现时钟同步的检验。因此，可以大幅度节约时钟同步控制的设计和检验所需要的时间和经费。

图1是本发明的时钟同步控制检验装置的一个实施例的框图。

图2是图1实施例中RCROF滤波器的系数取法的说明图。

图3是图1实施例中RCROF滤波器的系数类别的中心系数选择方法的说明图。

图4是图1实施例中所用的RCROF滤波器的一个构成框图。

图5是图1实施例中RCROF滤波器的滤波系数与检波输出的相位之间的关系说明图。