[发明专利]新式储存器检查器

说明书

本发明主要是关于一种在计算机储存器模块（MEMORY MOUDULE）中，核验数据读写正确与否的储存器检查器，尤指一种仅须占有极少的储存器位元，即可有效地核验储存器模块内，数据读写正确与否的储存器检查器，传统储存器模块须预留可观的储存器空间，以储放对应于数据位元组位址的核验位元组，本发明的新式储存器检查器则可大幅改善对储存器容量的需求，且在系统读取数据的过程中，能立即将核验的错误信息反应至系统，便系统得于早期迅速测知储存器模块中可能储存有错误的数据。

一般计算机系统中，如附图1所示，为核验系统10写入储存器模块20数据是否正确，均在系统10及储存器模块20间设有同位元产生器30（PARITY GENERATOR）及同位元查核器40（PARITY CHECHER），便计算机根据系统采用偶同位元（EVEN PARITY）或奇同位元（ODD PARITY）核验协定（CHECKING PROTOCOL），在系统将输入数据总线31（INPUT DATA BUS）写入储存器模块20时，该同位元产生器30将根据核验该数据模块总线31的结果，产生一输入同位元32（INPUT PARITY BIT），该同位元32信号及输入数据总线31，将依位址总线11所指定的位址及读/写控制信号12（R/W CONTROL SIGNAL）的控制，同时分别储存至储存器模块20内相同位址的数据位元组存储器21及核验位元组储存器22中，由此种传统储存器模块20的线路架构设计可知，如附图2所示，该种储存器模块在相同位址处，以一般8位元数据位元组储存器21为例，其储存器模块20内，除8位元的数据储存器外，尚须额外增加一位元的核验位元组储存器22，使储存同位元产生器（PARITY GENERRATOR）30所产生的输入同位元32，由于每组输入数据总线31均伴随一输入同位元32，一般传统储存器模块，无论存放8位元或16位元或32位元数据位元组的储存器模块20，实际上，应由9个或17个或33个以上位址数相同的储存器所形成。由此推论，以一号称16 MEGA BYTE的储存器容量的储存器模块而言，其中除被有效利用作数据位元组存取的16MEGA BYTE储存器外，尚须额外16 MEGA BIT的储存器容量，该16MEGA BIT的储存器容量则完全保留作存放同位元信号32的用，因此显而易见，对容量愈大的储存器模块而言，其所需用以存放同位元值32的额外核验位元储存器22愈庞大。

此外，在前述一般计算机系统中，当系统10自储存器模块20中将数据读取出时，储存器模块20的数据位元组储存器21及核验位元组储存器22将依系统10传来的位址总线11及读/写控制信号12的指示与控制，将储存器模块20中数据位元组储存器21内所储的数据由系统10读出，此时，该数据位元组储存器21内的数据及核验位元组储存器22内所储入的同位元值，将同时输至同位元查核器40（PARITY CHECKER），使藉该检查器查核同一位址自数据总线41读取的每组位元组41与输出同位元值42（OUTPUT PARITY BIT）是否符合核验协定的设定关系，倘，该检查器所查验的结果为错误，则产生一中断信号43（INTERRUPT SIGNAL）给系统10，通知系统查核的错误结果。由前述可知，以传统的储存器核给方式检核储存器模块20中资料位元组21储存器所储存的数据的正确与否，必须系在未来于同一位址读取数据，始能透过同位元查核器40的核验，以发现错误，并产生中断信号输入至系统，令系统得知数据的正确性，因此就此种错误反应的模式而言，传统储存器模块本身并不具备任何核验错误，且立即于输出数据时向系统反应错误的能力，反的，系统对该错误信息的取得，必须在下次读取同一位址数据，始能得知，故，该种传统的储存器模块20对系统而言，对数据错误的反应显然过于迟缓缺乏效率。

在鉴于此，发明人研究发展出一种新式储存器检查器，该检查器系设于储存器模块中，利用中的同位元查核器直接核验写入储存器模块的数据及同位元值，并于发现不符核验协定的设定关系时，产生一记录错误的位元值，使系统读取数据时，进接控制所设的同位元产生器，产生一与协定相反的输出同位元信号，并根据由系统中的位元查核器检知该信号错误后，产生一中断信号系统，使系统能立即检知储存器模块中数据的错误状态。