[发明专利]具有处理器复位控制的个人计算机

权利要求书

1.一种个人计算机系统，其特征在于：

一条高速局部处理器数据总线；

一条输入/输出数据总线；

一个直接耦合到所述局部处理器总线上的可复位微处理器；以及

一个直接耦合到所述局部处理器总线上并直接耦合到所述输入/输出数据总线上的总线接口控制器，用于在所述局部处理器总线与所述输入/输出数据总线之间提供通信，所述总线接口控制器在所述可复位微处理器与任何直接耦合到所述局部处理器总线上的其它控制者设备之间为访问所述局部处理器总线提供仲裁，并且在所述局部处理器总线与任何直接耦合到所述输入/输出数据总线上的设备之间为访问所述输入/输出数据总线提供仲裁，所述总线接口控制器还识别在所述总线接口控制器上对意图启动所述微处理器的一次复位的一个复位信号的接收，并延迟产生到所述微处理器的一个复位信号，直到所述总线接口控制器通过交换保持和保持确认信号而已经获得了任何设备及所述微处理器对所述局部处理器总线及所述输入/输出总线的控制。

2.根据权利要求1的一种个人计算机，其特征在于所述总线接口控制器以截获所述输入/输出总线及所述局部处理器总线的控制来响应一个复位信号的接收。

3.根据权利要求2的一种个人计算机，其特征在于在所述微处理器控制所述输入/输出总线及所述局部处理器总线的时间间隔中，所述总线接口控制器以向所述微处理器发布一个保持信号并等待所述微处理器释放所述输入/输出总线及所述局部处理器总线来响应一个复位信号的接收。

4.根据权利要求2的一种个人计算机，其特征在于在一台直接耦合到所述输入/输出数据总线上的设备控制所述输入/输出总线及所述局部处理器总线的时间间隔中，所述总线接口控制器以向所述微处理器发布一个保持信号并等待所述微处理器释放所述局部处理器总线来响应一个复位信号的接收。

5.一种个人计算机系统，其特征在于：

一条高速数据总线；

一条输入/输出数据总线；

耦合到所述高速数据总线上的一个可复位微处理器；

耦合到所述高速数据总线上的易失性存储器用于数据的易失性存储；

存储器设备用于数据的非易失性存储；

耦合到所述高速数据总线上并到所述存储器设备上的一个存储控制器，用于管理与所述存储器设备的通信；以及

耦合到所述高速数据总线并到所述输入/输出数据总线上的一个总线接口控制器，用于在所述高速数据总线与所述输入/输出数据总线之间提供通信，所述总线接口控制器在所述可复位微处理器与所述存储控制器之间为访问所述高速数据总线提供仲裁，并在所述高速数据总线与任何直接耦合到所述输入/输出数据总线上的设备中间为访问所述输入/输出数据总线提供仲裁，所述总线接口控制器还识别在所述总线接口控制器上对意图启动所述微处理器的一次复位的一个复位信号的接收，并延迟产生到所述微处理器的一个复位信号，直到所述总线接口控制器通过交换保持和保持确认信号而已经获得了任何设备及所述微处理器及所述存储控制器对所述高速数据总线及所述输入/输出总线的控制。

6.根据权利要求5的一种个人计算机，其特征在于所述总线接口控制器以截获所述输入/输出总线及所述局部处理器总线的控制来响应一个复位信号的接收。

7.根据权利要求6的一种个人计算机，其特征在于在所述微处理器控制所述输入/输出总线及所述局部处理器总线的时间间隔中，所述总线接口控制器以对微处理器发布一个保持信号并等待所述微处理释放所述输入/输出总线及所述局部处理器总线来响应一个复位信号的接收。

8.根据权利要求6的一种人个计算机，其特征在于在一台直接耦合到所述输入/输出数据总线的设备控制所述输入/输出总线及所述局部处理器总线的时间间隔中，所述总线接口控制器以向微处理器发布一个保持信号并等待所述微处理器释放所述局部处理器总线来响应一个复位信号的接收。