[发明专利]确定传感器方向的方法

权利要求书

1、用于确定传感器以什么方向穿越记录媒介上的指示信号或数据轨道，并从而产生脉冲跟踪误差信号和脉冲包络信号的方法，脉冲包络信号相对于脉冲跟踪误差信号的相移取决于传感器的移动方向，其特征在于，仅当传感器穿越指示信号或数据轨道的速度低于规定的阈值时，对脉冲跟踪误差信号和脉冲包络信号之间的相位移进行处理，确定传感器移动的方向，在其它情况下，维持最后确定的方向作为测得的有效方向。

2、权利要求1的用于轨道调整电路的方法，其特征在于，脉冲跟踪误差信号（TZ）是从正弦跟踪误差信号（TE）得到的，脉冲包络信号（HP）是从光束对记录媒介上的数据扫描时产生的信号（HF）的包络线得到的，并且仅当光束扫过数据轨道的速度低于规定的阈值时，对跟踪误差信号（TE）和HF信号HF的脉冲包络信号（HP）之间的相位移进行处理，确定光束移动的方向。

3、权利要求2的方法，其特征在于，脉冲跟踪误差信号（TZ），脉冲包络信号（HP）以及它们的反相信号（TZ和HP）都送入定向逻辑电路中，当脉冲包络信号（HP）的一个边沿之后总是紧跟着出现脉冲跟踪误差信号（TZ）的一个反向边沿时，定向逻辑电路就发出一个指明光束向一个方向扫过数据轨道的第一信号，当脉冲跟踪误差信号（TZ）的一个边沿之后总是紧跟着出现脉冲包络信号（HP）的一个同向边沿时，定向逻辑电路就发出一个指明光束向另一个方向扫过数据轨道的信号，以及当脉冲包络信号（HP）的边沿不再随脉冲跟踪误差信号（TZ）的边沿变化时，定向逻辑电路便保持最后的输出信号不变。

4、权利要求2或3的方法，其特征在于，脉冲跟踪误差信号（TZ），脉冲包络信号（HP）以及它们的反相信号（TZ和HP）都送入一个检测电路Z，无论何时只要对储存在记录媒介上的数据进行扫描的光束扫过一条数据轨道，该检测电路Z就发出一个计数脉冲。

5、用于实现根据权利要求1，2，3或4的方法的定向逻辑电路，其特征在于，第一反相器（I1）的输出端和第一与门（U₁）的第一输入端以及第三与门U₃的第一输入端相连，第一反相器（I1）的输入端和第二与门（U₂）的第一输入端以及第四与门（U₄）的第一输入端相连，第一反相器（I1）接受包络信号（HP），第二反相器（I2）的输出端和第二，第三与门（U₂和U₃）的第二输入端相连，第二反相器（I2）的输入端和第一、第四与门（U₁和U₄）的第二输入端相连，脉冲轨道误差信号（TZ）接至第二反相器（I2）的输入端，第一与门（U₁）的输出端和第一RS触发器（F1）的位置输入端相连，该触发器的复位输入端和第二与门（U₂）的输出端相连，第三与门（U₃）的输出端和第二RS触发器（F2）的置位输入端相连，该触发器的复位输入端和第四与门（U₄）的输出端相连，第一RS触发器（F₁）的Q输出端和与门（U₆）的第一输入端相连，并且经过第一延迟元件（V₁），再和D触发器（F₃）的时钟输入端相连，D触发器（F₃）的Q输出端和与门（U₅）的第一输入端相连，第一RS触发器（F₁）的Q输出端和D触发器（F₃）的复位输入端以及另一个D触发器（F₅）的数据输入端相连，D触发器F₄的Q输出端和与门（U₆）的第二输入端相连，第二RS触发器的Q输出端和与门（U₅）的第二输入端相连，并且经过第二延迟元件（V₂），再和D触发器（F₄）的时钟输入端相连，D触发器（F₄）的复位输入端和第二RS触发器（F₂）的Q输出端以及第一RS触发器（F₃）的数据输入端相连，与门（U₅）的输出端和第三RS触发器（F₅）的置位输入端相连，RS触发器（F₅）的复位输入端和与门（U₆）的输出端相连，第七与门（U₇）的第一输入端和第三RS触发器（F₅）的Q输出端相连，第三RS触发器（F₅）的Q输出端和第八与门（U₈）的第一输入端相连，第七、第八与门（U₇和U₈）的第二输入端和检测电路（Z）相连，当光束离开一条轨道时，该检测电路发出一个逻辑“1”信号，当扫描数据的光束向一个方向扫过一条轨道时，第七与门发出一个计数脉冲，而当光束向相反方向扫过一条数据轨道时，第八与门（U₈）发出一个计数脉冲。

6、用于权利要求5的定向逻辑电路的检测电路，其特征在于，脉冲包络信号（HP）接至第一单稳态触发器M₁的输入端，该触发器由下降沿触发，脉冲跟踪误差信号（TZ）接至第二单稳态触发器（M₂）以及第一或门（01）的第一输入端，该触发器也由下降沿触发，脉冲跟踪误差信号的反相信号TZ接至第三单稳态触发器（M₃）以及第二或门（02）的第一输入端，该触发器由上升沿触发，第一单稳态触发器（M1）的输出端和第九与门（U₉）的第一输入端相连，它的第二输入端和第十与门（U₁₀）的输出端相连，第二和第三单稳态触发器（M₂和M₃）的输出端分别和第三或门（03）的输入端相连，第一和第二或门（01，02）的输出端分别和第十与门（U₁₀）的输入端相连，第九与门的（U₉）的输出端和RS触发器（F₆）的置位输入端相连，第三或门（03）的输出端和RS触发器（F₆）的复位输入端相连，第三或门（03）的输出端和RS触发器（F₆）的复位输入端相连，RS触发器（F₆）的Q输出端和定向逻辑电路中的第七与门和第八与门（U₇，U₈）的第二输入端相连，第八与门（U₈）的输出端和第二或门（02）的第二输入端相连，第七与门（07）的输出端和第一或门（01）的第二输入端相连。