[发明专利]存储器输出缓冲器预充电控制电路

说明书

本发明叙述的是一种缓冲器控制电路用以存贮装置输出数据，特别提出了一种用以检测地址转换器的输出缓冲器预充电控制电路，在该地址转换器中按照无效数据是“1”或“0”区分预充电路径而输出有效数据之前输出节点先改变到所需电平，如果该输出数据为“1”则该输出节点放电，如果输出数据为“0”则输出节点充电。

一半导体存贮装置由输入端将数据写入内部存贮单元中，如有需要，由该内部存贮单元读出该贮存数据到输出端，在进行这种读出及写入时必须执行许多内部步骤。

数据的输出过程包括以下多个步骤：

提供直到地址信号→输入/输出（I/O）选通→输入/输出→数据起动信号供给线→数据总线→数据输出。

亦即，如果提供一直到地址信号，然后发出一用以选定-I/O端的选通脉冲，并且选定-I/O线。然后在I/O线及数据起动信号供给线这两个步骤上，执行第二数据读出，将I/O线的低电压升高到一较高电压，以选定一数据总线并输出数据信号。

为了使在数据总线之前已经是CMOS电平的信号电平必须变成TTL电平，在数据总线与数据输出端之间必需有一数据信号转换，因而使用输出缓冲器来转换数据电平。

图1及图2所示电路是常规使用的输出缓冲器电平转换电路，但是由于控制预充电脉冲DCPP的作用，图1的预充电部分9与MOS晶体管M1，M2一起保持在导通或者截止状态，其结果是产生了一条直流电流的通路。

其中，图2电路中，该直流电流的损耗可用控制预充电脉冲DCPP经选通加以避免，但是当无效数据为“0”电平时，数据输出端不能被预充电到高阻抗电平而且在预充电部分9要使用大尺寸的MOS晶体管。

本发明试图克服以上常规技术的缺点。

因此本发明的一个目的是提供一种输出缓冲器预充电控制电路，在此电路中可消除预充电部分输出端产生的噪声，并且在通过检测地址转换控制的电路中可提高数据处理的速度。

本发明的另一目的是提供一种预电控制电路，在此电路中预充电部分鉴于在输出端的锁存器及其类似器件的可靠性而选用NMOS晶体管组成。

在达到以上目的中，依据本发明构成的预充电部分的MOS晶体管按以下方式驱动：依照无效数据的数据状态（“1”或“0”）驱动不同的MOS晶体管;一旦提供的是低电平（“0”）无效数据，该预充电部分则形成一充电路径，于是所有电平部被提高，并且高速输出TTL电平信号;一旦提供的是高电平（“1”）无效数据，该预充电部分则形成一放电路径，以降低所有电平，并且高速输出TTL电平信号。

在达到以上目的中，依据在输出端无效数据的状态的预充电电路，其特征在于该输出缓冲器的输出端依照从数据信号产生部分来的无效数据作充电或放电，以及输出端电平在下次提供的有效数据经由输出缓冲器的输出端输出以前预先使它降低或升高。

本发明的上述目的及优点通过详细说明本发明的优选实例及配合参照附图将更明白。其中：

图1揭示一种用于存贮装置的常规的输出缓冲器预充电控制电路;

图2揭示另一种常规的输出缓冲器预充电控制电路;

图3揭示一种依据本发明的输出缓冲器预充电控制电路;

图4揭示一依据本发明的输出缓冲器的预充电时序图。

图1揭示一种用于一般的存贮装置的常规输出缓冲器预充电控制电路。

在此图中，输出缓冲器5包括：一个用于接收数据总线的数据信号DB，DB的锁存器1;用控制信号φTRST及锁存器1的状态信号处理数据的控制电路2，3;用来输出控制电路2，3的信号的MOS晶体管M11，M12。

在输出缓冲器5后方接一由MOS晶体管M1和M2组成的预充电部分9。控制预充电脉冲产生部分10由一接收地址转换信号ATS后产生控制脉冲的控制脉冲产生部分6及接收控制脉冲产生部分6的信号后产生控制预充电脉冲DCPP的脉冲产生部分7组成。

本电路中，假如在地址转换时控制脉冲产生部分6对应于地址转换信号ATS产生一个三态控制脉冲，脉冲产生部分7一旦接收到控制脉冲φTRST的下降边则产生一个4～5ns的控制预充电脉冲DCPP。

该控制预充电脉冲DCPP产生后，将以下面要说明的方式加到预充电部分9的MOS晶体管M1，M2的控制极。

如果加到MOS晶体管M1，M2的控制极的是控制预充电脉冲DCPP的高电平，MOS晶体管M1，M2导通，因此输出端DOUT的无用数据电平应改变到一个中间电平，由于在输出有用数据期间电流ICC和ISS的峰值从而提高了速度并降低了噪声。