[发明专利]用于双母线微机系统的延迟高速存贮器写操作启动电路

说明书

本发明是关于一具有高速存贮器子系统的多母线微型计算机计系统，更具体说是关于对其的一种改进，以提高对慢速存贮器部件的容许度，使得在高速存贮器读操作未命中时能不影响等待状态参数。

有关80386的基本信息、它的特性及其在包含有高速存贮器子系统的微机系统中的应用，在Intel公司的“80386简介”（1986年4月）和“80386硬件参改手册”（1986）中有介绍。82385的特性和运行性能在Intel刊物“82385高性能32位高速存贮器控制器”（1987）中有说明。

在微机系统中，也像其他计算机系统中一样，运行速度是一个重要指标，大多数情况下均需将它与系统成本进行权衡。许多起先被采用来提高大型计算机和小型计算运行速度的特殊措施，现在正引用到微机系统中来。其中就包括高速存贮器子系统。

采用高速存贮器子系统就必然要形成多母线计算机结构。具体点说就是，在一个带有高速存贮器子系统的微处理机中，一第一母线（为方便起见称之为CPU本地母线）将该微处理机（例如80386）一高速存贮器控制单元（它可以包含有82385高速存贮器控制器）和一用作高速存贮器的随机存取存贮器相互连接起来。此CPU本地母线可能通过一缓存器连接到另一母线系统（为方便称之为系统母 线）。其它的部件，例如主存，I/O设备、ROM等，可以直接或间接连接到该系统母线上。

采用高速存贮器子系统的主要原因在于，通过将所需信息存放在高速存贮器子系统中而让处理机按照高速存贮器子系统执行读操作来提高存贮器操作速度。高速存贮器子系统一般在速度上都优于主存。如果对存贮器的访问能仅限于对高速存贮器子系统进行，那么处理机就无需访问系统母线，这就大大减轻子系统母线的负担，使其能被用来作其他如I/O、DMA等的操作。这是带有高速存贮器子系统的微机系统的另一优点。

为保持所需执行的各种操作顺序进行，所有操作都被分为许多称作时钟状态的时间单元。在一采用例如说80386处理机和82385一高速存贮器控制器的微机系统中，最快的存贮器操作需要两个时钟周期，每一个含两个时钟状态。其他需要大于四个时钟周期的操作被看作是具有一等待状态数，此等待状态数等于该操作所需的时钟周期与最小的两个时钟周期之差（这两时钟周期也被叫做零等待状态）。

因为操作速度是一个重要指标，所以在可行的条件下能保证操作符合于零等待状态操作，自然较之一或二个等待状态的操作要优越，等等。

高速存贮器存取就是一种零等待状态操作的操作型式。

尽管希望尽可能多的存贮器访问操作以高速存贮器子系统来处理理，但自然有时也必定要对主存进行访问的。运用高速存贮器子系统的一条原则就是，在读未命中的情况下，亦就是说，进行该操作时发现所需信息不在高速存贮器子系统中，这时立即将由主存读出的信息写入高速存贮器子系统。利用这一原则，在此之后读取该信息就可对 高速存贮器子系统进行（除非已被写满），而使得下面的对同一信息的存取就无需再访问主存。

因此，在读未命中的情况下，需进行两个操作：（1）访问主存读取所需信息以便其能为处理机应用;（2）将刚由主存读得的信息写入高速存贮器子系统。

82385的技术要求中的一个独特之处就是，在读未命中的情况下，由主存取得的这一欲访问的信息必定在其成为可由处理器应用之前再写入高速存贮器子系统。此芯片的制造厂认识到这种情形，并建议采用两种可行的方案之一：即或者选择速度是够快的主存贮器以使得在固定的等待状态操作所需的时间之内完成数据存取并使其能为82385所应用;或者按需要增加额外的等待状态来增大正常所需的操作周期的长度。虽然这两个方案都是可实现的，但第一方案使系统成本增加，因为要求能满足对82385所必需的定时技术指标的高速存贮器十分昂贵;而第二方案因要增加一个或更多的等待状态而使任一读未命中的操作都要延长。

因此，本发明的目的就是要消除作这一选择的必须性，以便能改善系统对使用较低速度存贮器部件的宽容程度但又不影响读未命中操作的等待状态参数。

本发明为达到上述及其他目的，提出了一种逻辑电路，在发生读操作未命中的情况时有选择地延迟高速存贮器写操作的启动信号。