[发明专利]数字电路断流器的判定电路

权利要求书

1、用于数字电路断流器的计算电功率和功率反相的一种电力判定电路(86)，其特征在于包括：

与整流电压源(33)相连的第一电压/频率转换器(27A)，用以产生与输入电压成正比的第一频率(f_v)；

与整流电流源(34)相连的第二电压/频率转换器(27B)，用以产生与输入电流成正比的第二频率(f_r)；

具有与所述第一、第二频率转换器相连的第一和第二输入端的一个倍频器电路(10)，用来在一个输出端产生第一、第二频率的乘积成正比的第三频率(f)；

一个逻辑门(35)，其一个输入端与来自所述整流电压源(33)的极性信号(V_POL)相连，另一个输入端则与来自所述整流电流源(34)的极性信号(I_POL)相连，以在所述输入电流和电压同相时在逻辑门输出端输出一个信号；

一个可逆计数器(39)，它具有与所述倍频器(10)的输出连接的一个计数[COUNT(CT)]输入端，用以接收所述第三频率(f_o)，可逆[UP/DOWN(U/D)]输入端与所述逻辑门(35)的输出端连接，以接收所述逻辑门输出信号并提供一个表示功率的进位[CARRY(C)]输出信号，同时提供一个表示逆功率的借位[BORROW(B)]端输出信号。

2、根据权利要求1的电力判定电路，其特征在于，所述逻辑门（35）包括一个“同”门。

3、一种均方根值判定电路，其特征在于包括：

一个1∶N计数器（42），它与倍频器连接，并接收第一输入频率，此频率与电力电路所通过的电流的倍数成正比，1∶N计数器（42）还与取样频率源连接以接收第二输入频率，该频率在PR输入端具有一个预置计数并在输出端产生一个小于所述第一频率的输出频率;

一个与1∶N计数器（42）相连的UP计数器（44），用来在第一输入端接收所述第二频率并在消除（CLEAR）输入端接收所述取样频率，所述UP计数器（44）在一个输出端输出表示所述第一频率的m位数;

一个m+1位锁存器（49），第一输入端与所述取样频率源连接，其一个输出端连接1∶N计数器（42）的第二输入端;一个均方根值输出端输出所述电路电流的均方根值并提供给m位全加器（50）的输入端〔CARRY-IN（CI）〕，所述m位全加器（50）的另一个输入端与所述UP计数器（44）的输出相连，而所述m位全加器（50）的一个输出端则连接到m+1位锁存器（49）的第二输入端。

4、根据权利要求3所述的均方根值判定电路，其特征在于，所述输出频率等于所述第一输入频率除以m位二进位值，此m位二进位值来自m+1位锁存器（49）的m个最高有效位。

5、根据权利要求3所述的均方根值判定电路，其特征在于，所述m+1位锁存器（49）提供给所述1∶N计数器（42）一个表示最高有效数据位的m数据位，并输出给所述m位全加器（50）表示最低有效数据位的一个1数据位。

6、根据权利要求3所述的均方根值判定电路，其特征在于，所述m位全加器（50）提供给所述m+1位锁存器（49）一个m+1数据位。

7、根据权利要求3所述的均方根值判定电路，其特征在于，所述m+1位锁存器（49）在所述均方根值输出提供相当于所述电路电流均方根值的m个数据位。

8、根据权利要求3所述的均方根值判定电路，其特征在于，还包括：

第二个1∶N计数器、第二个UP计数器、第二个m+1位锁存器和第二个m位全加器，它们均各自平行地与所述1∶N计数器、所述UP计数器、所述m+1位锁存器和所述m位全加器连接，并且和具有第二预置计数的第三输入频率连接，用以给第二均方根值输出端提供一个相当于所述电路电流均方根值的第二数据位。

9、根据权利要求8所述的均方根值判定电路，其特征在于，所述第一m位全加器包括一个8位全加器，而所述第二m位全加器包括一个11位全加器，所述第一数据位包括在所述均方根值输出端的一个8数据位，而所述第二数据位包括在所述第二均方根值输出端的一个11数据位。