[其他]一种阵列重新配置设备以及特别适用于超大规模集成电路的方法

说明书

本发明涉及重新配置设备，特别涉及一种即使在制作或操作大规模集成电路或含有这些集成电路的电路板的过程中出现故障时，人们仍然能够使用上述集成电路的设备。

现有技术已发现这样一个事实，即，许多超大规模集成电路（VLSI）包含众多重复组件和电路配置，它们互相关联，产生预期的结果。VLSI有时是极其复杂的，可包含数十万个相互关联着运行的单元（元件）。正因为如此，某些VLSI器件被用于进行复杂的数学运算。因此，许多电路单元，尤其是在所谓的并行处理器中的单元，它们的结构和组合很相似，它们的共同运行，加速了数据处理的过程。但无论如何，随着芯片尺寸的增大，它们的成品率总是减少了。因而，芯片的尺寸越大、越复杂，一个给定的芯片其功能完好无缺（可以发挥全部作用）的可能性就越低。因此，在批量生产的基础上装配非常复杂的芯片是不现实的。

如上所述，可在VLSI技术中实施的电路类型的一个例子就是所谓并行处理器。这种处理器受某一单一指令（如矢量相加或矢量相乘）的控制，作用于平行数据流上。处理器可包括一个相似单位元件或单元的矩形阵列，它们中的每一个都安装在VLSI中。单元可互相合作形成不同大小的字，并能和邻近的上（up）、下down）、左（left）、右（right）四个方向连通，也能和一些象存储器之类的芯片外部的器件相连，以进行输入和输出，这样，这些处理器就能被应用于解决需进行矩阵运算的问题，如涉及图象处理，图形识别，工程运算分析等的问题。

这些处理器可进行定点和浮点的运算。处理器的运算能力取决于阵列的大小、时钟速率、字长以及进行某一特定运算时阵列中单元被启动的百分比。例如，一个（128单元）×（128单元）阵列，用作同时使用（10MHZ）时钟的2048八位处理器时，估计每秒钟可完成200亿次的加法运算或逻辑运算，或每秒钟完成25亿次的乘法运算。

并行处理器的一个特例是相联处理器，它一般只进行检索操作。相联处理器有时候也被称为内容定址存储器而广为人知。可参见美国专利U.S.4，010，452，题为“相联数据处理装置和方法”，1977年3月1日颁发，持证人为J·卡查诺夫（J.Cazanove）;还可参考美国专利U.S.4，296，475，题为“字识别内容定址存储器”1981年十月二十日颁发，持证人为L.尼德劳夫（L.Nederlof）等人。

许多专利和技术文献都描述子这种阵列。参见“电气与电子工程师协会”出版的《计算机》杂志，一九八五年六月期，题为“联邦政府并行处理器程序”（第四十三至第五十六页）。请特别注意第五十二页上有关MPP的内容。

无论如何，在用大规模集成电路技术集成这种阵列芯片中，始终有一个实质性问题，即，芯片越大、集成的单元越多、越复杂，基于目前的制造工艺，芯片的成品率就越低。此外，这些芯片相互连接的数目越多，一个芯片出错从而导至系统部分甚至全部损失的可能性也就越大。

因而，本发明的一个目的就是不管这些芯片含有许多故障，仍然能使人们使用其中大部分集成电路，并能改善含有众多这类芯片的系统的可靠性。

根据本发明，将要叙述的阵列配置设备可以使一类容错结构在制造完毕以后可以使用。本发明提供了一种装置，其中，两类主要故障可能被排除，使系统在故障发生、探测、定位之后仍能正常运行。第一种故障是可能发生在系统各部分之间的接线（配线、布线）缺陷，这些缺陷，诸如断路或短路，可能在系统制造或在系统运行寿命期内发生。

这些缺陷一般总是发生在不同的机械结构（如印刷电路板或集成电路插件）之间，但也可能发生在一个集成电路芯片的逻辑块之间。这样的多重缺陷也可由本发明得以校正。

第二类缺陷是逻辑块缺陷。当大批的逻辑块连接在一起时，正象在一个并行处理器中的单元那样，缺陷有可能发生在一个或更多的这些逻辑块中。为了将这些缺陷的影响限制在局部范围，动态地规避缺陷以恢复系统的运行可能是必要的。因此，除了在一个短暂的维修期内，这种重新构造或重新配置的完成不应在总体上影响系统或程序编制。本发明，正如将要解释的那样，特别适用于单位处理器的阵列。在这种情形下，只要提供大约百分之二十五的备件，就能使系统的可靠性得到显著的改善。这一点将在后面作出解释。