[其他]半导体器件

说明书

本发明涉及半导体器件，特别是双极晶体管，以及包含双极晶体管和场效应晶体管，特别是CMOS（互补型金属-氧化物-硅）晶体管在内的集成电路。

场效应电路主要用于数字应用，而对于模拟应用（如无线电信号处理）来说，双极型电路则更适合。在某些应用领域，如电话，需要处理数字和模拟两种信号，这通常需要准备两种各自带有辅助外部电路的电路片。迄今为止，已进行了许多尝试来把双极和MOS工艺结合到同一块电路片上，但还没有一个完全成功。一般所用的方法都是在SBC（标准埋层集电极）双极型工艺上加上一个CMOS性能。这就导致器件的双极型性能很好，而CMOS性能较差。如果把双极型器件加在好的CMOS工艺上，则三重扩散结构结果导致很高的寄生电阻，因此双极性能很差。

根据本发明的一个构思，提供了一个集成电路，该集成电路包括一个具有一个栅的MOS晶体管和一个具有与栅材料相同的发射极的双极晶体管。

本发明的另一个方面是提供一个集成电路，该电路包括一个带有一多晶硅栅的MOS晶体管和一个带有一多晶硅发射极的双极晶体管。

根据本发明的进一步构思，提供了一个制造包括双极和MOS晶体管的集成电路的方法，此方法包括用同一材料形成MOS晶体管的栅极及双极晶体管发射极的步骤。

根据本发明的另一个构思，提供了一个用多晶硅形成MOS晶体管的栅极及双极晶体管发射极的步骤的制造集成电路的方法，该电路包括双极和MOS晶体管。

根据本发明的进一步构思，提供了制造具有半自对准基极接触的双极晶体管的方法，其中包括一系列的步骤，这些步骤是：在硅衬底上的另一种导电类型的表面区域内形成第一导电类型的基区;在表面形成与基区相接的一个部分，这个部分被掺成第二种导电类型，并构成该晶体管的发射极;利用该部分作掩蔽，通过注入工艺在上述与基区相接并互相对应的表面区域形成第一种导电类型的一对基极接触区;以及在上述表面上与基极接触区隔开的区域形成第二种导电类型的集电极。

现在参照附图描述本发明的实施例，其中：

图1用截面图表示本发明一个实施例的双极/CMOS结构。

图2表示在P-阱中形成的双极晶体管，图1中示出的是n-阱。

图3到7用截面图表示制造具有n-阱的双极/CMOS结构的各种不同的步骤。

图1所示的双极/CMOS结构包括一个双极晶体管1、一个n沟道MOS晶体管2以及一个p沟道MOS晶体管3。晶体管2直接做在p型衬底4上，而晶体管1和3分别做在置于衬底4上的n型阱5和6中。n沟道晶体管2用普通的CMOS工艺制造，它分别包括n⁺源、漏区7和8，与源漏区7和8相连的外部电接触9和10（它们可以用金属化工艺提供），一个和栅氧化层12在一起的多晶硅栅11，一个与衬底的p⁺接触13（可以用金属化工艺提供），以及隔离氧化层15。栅11也通过未示出的方法与外部电连接。p沟道晶体管3也用普通的CMOS工艺做在n-阱6中，它分别包括p⁺源、漏区17和18，与源、漏区17和18的外部电接触19和20（用金属化方法提供），一个与栅氧化层22在一起的多晶硅栅21，一个与n-阱6的n⁺接触23，一个与n⁺接触23的外部电接触24（用金属化方法提供），以及隔离氧化层15。

正如由图1可以得知，双极晶体管1在截面上与p沟道晶体管3非常相似，而且事实上可以在标准CMOS工艺中所用的掩模数量上加上两块附加的掩模与CMOS器件集成制做。双极晶体管1使用n-阱5作为它的集电极，它有一个n⁺集电极接触25及与外部的电接触26（用金属化方法提供）。晶体管1的基极由两个带有两个外部电接触26a和26b的p⁺接触区27和27a组成，这两个区域通过一个p型桥接区域28相连（如图所示），发射极由一个n⁺多晶硅区域29构成，其与p型区28接触，发射极也有一个外部电接触（未示出）。

双极晶体管1包含的组成部分与p沟道晶体管3的相同并与之同时制造，虽然可以独立地制造同样的双极晶体管。生产多晶硅发射极晶体管1所需的两个附加掩模用于限定形成基区28所需的注入区域以及在“栅”氧化层30上开窗口，以便使多晶硅与基区28接触。虽然栅氧化层与隔离氧化层15同时形成（在图3到图8中表示得更清楚），但在图1和图2中，把栅氧化层和保留的隔离氧化层15分开来表示。