[发明专利]微处理机系统

说明书

本发明涉及了一种微处理机系统。此系统是通过将具有n/2位宽度数据总线的存储器与/或I/O装置和具有n位宽度数据总线的微处理机连接而构成。

最近几年，半导体技术的发展使得通过结合微处理机及其外围控制LSI（大规模集成电路）（直接存储器存取DMA控制器。等等）以形成高性能计算机系统成为可能。并且已发展到可以很容易地设计计算机系统的程度。而且，8位微处理机正在逐渐地被16位和32位微处理机所代替，微处理机的能力增强了。然而，大多数现正使用的外围控制器芯片是以8位操作为条件运行的。例如，当一个16位微处理机控制一个具有8位宽度数据总线的外围控制器芯片时，就要用两个字节的传送指令代替一个字长的传送指令。在这种情况下，程序员编制程序时必须考虑系统结构和可执行指令（1-/2-/4一字节存取指令或类似指令）的结合。由于一个字长的传送指令不能用于8位外围控制器芯片，所以16位微处理机的现有软件必须重写，以便用两个字节的传送指令代替一个16位字长的指令。

先有技术将在下文描述。图1是一个传统的微处理机系统的方块图。此系统包括：一个微处理机（μCPU8086）1，一个总线控制器（BuSCTRLR）2，一个锁存器（LATCH）3，一个总线收发机（TRANSCEIVER）4，有16位宽度数据总线的存储器与/或I/O装置（MEMORYAND/ORI/O）（在下文称做存储器）5，和一个系统总线6。例如，微处理机1包括：可从美国Intel公司买到的微处理机8086。微处理机1接收时钟信号CLK并发送状态数据STS/到控制器2。根据接收到数据STS/，控制器2发送读/写控制信号STS给存储器5或类似装置。微处理机1通过地址数据总线ADR/DAT连接到锁存器3和收发机4。微处理机1发送地址信号给锁存器3，并发送数据信号给收发机4。锁存器3接收来自微处理机的地址信号并发送地址ADDR到存储器5。收发机4通过数据总线DATA和总线6连接到存储器5，并从存储器5送出数据及向存储器5送入数据。控制器2发送信号ALE给锁存器3并发送信号BDCTL给收发机4。信号ALE控制地址的锁存定时，信号BDCTL控制收发机4的输入/输出。

微处理机系统的操作将被描述。图2A到2E是定时图，它图解在如图1所示的线路中以偶数地址开始的读周期字传送指令的时间序列。如图2A所示，机器周期基本是由时钟（CLK）T1，T2，T3和T4组成。如图2B所示，在以偶数地址开始的读周期中，微处理机1响应时钟T1产生地址和状态数据。如图2D所示，控制器2响应状态数据而发送信号ALE给锁存器3。如图2C所示，控制器2发送信号STS给存储器5。锁存器3响应从控制器2产生的信号ALE而锁存地址。从存储器5读出16位数据到总线DATA上，收发机4根据图2E所示的来自总线控制器2的控制信号BDCTL而发送来自存储器5（如图2B所示）的16位数据到总线ADR/DAT。

微处理机1在时钟T3的后沿取出数据。在从奇数地址开始的读周期的字传送指令中，有两个存取周期。执行取出数据的方式和从偶数地址开始的读周期中的方式相同。但在第一个存取周期中，与起始奇数地址相对应的数据被取出做为16位数据的最高有效部分。然后修改地址，在第二个存取周期中，与接着起始奇数地址的偶数地址相对应的数据被取出做为最低有效部分。因此以这种方式，微处理机1取出了16位数据。

上述操作可以以与写周期的字传送指令相同的方式执行。从上述描述显而易见：先有技术的微处理机系统有16位的限制。虽然一个地址是1字节长的数据，但做为这个地址所指目标的存储器却有16位宽度数据总线。由于这个原因，此微处理机系统结构不够灵活，导致诸多不便（见Intel公司1983年出版的“微处理机的存储器组织和外围设备手册”做为进一步的参考）。

本发明考虑到传统系统的固有缺陷，并如上所述，做为本发明的目的，提供自动转换一个字长的传送指令成为两个字节的传送指令的微处理机系统。

为了实现本发明的上述目标，而提供了一个通过把具有n/2位宽度数据总线的存储器与/或I/O装置连接到有n位宽度数据总线的微处理机构造的微处理机系统，它包括：

微处理机;

时间发生器装置

用于检测出微处理机当前执行的指令是用于存储器与/或I/O装置所需要的两个存取周期的字传送指令;

用于在第一个存取周期中，向微处理机发送设置微处理机处于等待状态的控制信号，当某指令被确定为是对存储器与/或I/O装置的字传送指令时，在第二个存取周期中，向微处理机发送撤消等待状态的控制信号;