[实用新型]一种CPLD的JTAG烧录总线连接器接口的盲插装置

说明书

本实用新型公开了一种CPLD的JTAG烧录总线连接器接口的盲插装置，包括USB线、CPLD烧录模块、通讯线、信号自动识别模块、烧录线、烧录线端子；USB线用于将CPLD烧录模块连接到电脑的USB口；烧录线端子用于与CPLD的烧录连接器连接；通讯线和烧录线均包括VCC、GND、TCK、TDO、TMS、TDI信号线；信号自动识别模块识别CPLD的烧录连接器的信号脚位，根据识别结果将通讯线的VCC、GND、TCK、TDO、TMS、TDI信号线与烧录线的VCC、GND、TCK、TDO、TMS、TDI信号线对应连接。本实用新型可以自动识别CPLD的烧录连接器的信号脚位，进而自动调整烧录线端子的信号脚位。

技术领域

本实用新型涉及CPLD控制系统技术领域，尤其涉及一种CPLD的JTAG烧录总线连接器接口的盲插装置。

背景技术

如图1所示，CPLD(ComplexProgrammableLogicDevice，一般指复杂可编程逻辑器件)烧录器主要由USB线②、CPLD烧录模块③、烧录线④以及烧录线端子⑤构成。把USB线②插入电脑的USB口①，再把烧录线端子⑤插入烧录连接器⑦后，电脑运行烧录软件，加载烧录文件就可以对电路板⑧的CPLD进行烧录。

烧录线④包含VCC、GND、TCK、TDO、TMS、TDI共6条信号线。如果烧录连接器⑦的定义不一样或信号顺序乱等，就要人为调整烧录线④和烧录线端子⑤的连接关系，让烧录线端子⑤和烧录连接器⑦匹配后才能实现正常的连接，如果事先不了解烧录连接器⑦信号脚的分布，操作者将会浪费很多时间去做实验找出正确顺序的脚位，操作起来比较麻烦，浪费时间。

发明内容

本实用新型所要解决的技术问题在于提供一种CPLD的JTAG烧录总线连接器接口的盲插装置，可以自动识别CPLD的烧录连接器的信号脚位，自动调整烧录线端子的信号脚位，以使烧录线端子的信号脚位与CPLD的烧录连接器的信号脚位相匹配。

为解决上述技术问题，本实用新型采用如下所述的技术方案：

一种CPLD的JTAG烧录总线连接器接口的盲插装置，其包括有USB线、CPLD烧录模块、通讯线、信号自动识别模块、烧录线、烧录线端子；所述USB线用于将CPLD烧录模块连接到电脑的USB口；所述烧录线端子用于与CPLD的烧录连接器连接；所述通讯线和烧录线均包括有VCC、GND、TCK、TDO、TMS、TDI信号线；所述信号自动识别模块用于识别CPLD的烧录连接器的信号脚位，根据识别结果将通讯线的VCC、GND、TCK、TDO、TMS、TDI信号线与烧录线的VCC、GND、TCK、TDO、TMS、TDI信号线一一对应连接。

优选的，所述信号自动识别模块包括有MCU、开关矩阵、swich模块和模拟负载；所述swich模块用于控制所述烧录线的6条信号线与模拟负载之间通路的通断；所述MCU用于分别读取烧录线的6条信号线在与模拟负载连通时的电压，并根据读取到的电压数据确定烧录线的VCC、GND信号线；所述MCU还用于根据JTAG的边界扫描原理确定烧录线的TCK、TDO、TMS、TDI信号线；所述开关矩阵用于在所述MCU控制下将通讯线的VCC、GND、TCK、TDO、TMS、TDI信号线与烧录线的VCC、GND、TCK、TDO、TMS、TDI信号线一一对应连接。

优选的，所述烧录线的6条信号线与所述MCU的6个GPIO脚一一对应连接，所述6个GPIO脚分别通过swich模块与模拟负载连接，所述swich模块与所述MCU的使能脚连接。

本实用新型的有益技术效果在于：上述的CPLD的JTAG烧录总线连接器接口的盲插装置，当烧录线端子插入烧录连接器时，所述信号自动识别模块可以自动识别CPLD的烧录连接器的信号脚位，根据识别结果将通讯线的VCC、GND、TCK、TDO、TMS、TDI信号线与烧录线的VCC、GND、TCK、TDO、TMS、TDI信号线一一对应连接，达到自动调整烧录线端子的信号脚位的技术效果，以使烧录线端子的信号脚位与CPLD的烧录连接器的信号脚位相匹配。

附图说明