[发明专利]一种电压做差采样电路

说明书

本申请揭示了一种电压做差采样电路，具体涉及电压检测技术领域。在该采样电路中，第二节点通过第二电阻接地；第二节点还通过第三电阻与第一电压端连接；第五节点通过第五电阻接地；第五节点还通过第六电阻与第二电压端连接；电源电压端还通过第七电阻连接至第七节点；电源电压端还通过第八电阻连接至第八节点；第七节点还通过第六开关管连接至第一节点；第六开关管的控制端与第三节点连接；第八节点还通过第九开关管连接至第四节点；第九开关管的控制端与第六节点连接；第九节点还与第十四开关管的控制端连接；第十四开关管的输入端与第七节点或第八节点连接；第十四开关管的输出端连接至采样电路的输出端。基于上述电路，提高了采样精度。

技术领域

本申请涉及电压检测技术领域，具体涉及一种电压做差采样电路。

背景技术

电压做差采样电路是本领域中较为常见的电压采样电路。

然而，现有技术中的电压做差采样电路在对高电压进行采样时，通常需要采用高压开关管来满足采样电路的耐压要求。然而，高压开关管在芯片中占用的版图面积较大，从而增大了半导体芯片内部电路的体积和成本；并且由于工艺原因，各个高压开关管的一致性较差，导致电压做差采样电路无法将各个器件的参数做到完全匹配，从而降低了电压做差采样电路的采样精度。

发明内容

本申请提供了一种电压做差采样电路，在满足电路耐压的同时，减小了体积和成本，提高了采样精度。该技术方案如下。

提供了一种电压做差采样电路，在所述采样电路中，电源电压端VDD通过第一电流镜的第一支路接地；所述第一支路为有源支路；所述电源电压端VDD依次通过第一电流镜的第二支路与第二电流镜的第一支路接地；

所述电源电压端VDD依次通过第一电流镜的第三支路以及第十五开关管Q1连接至第一节点A；所述第一节点A通过第一电阻R1接地；所述电源电压端VDD通过第一电流镜的第四支路连接至第三节点C；所述第三节点C通过第十六开关管Q2连接至第二节点B；所述第二节点B通过第二电阻R2接地；所述第二节点B还通过第三电阻R3与第一电压端连接；

所述电源电压端VDD依次通过第一电流镜的第五支路以及第十七开关管Q3连接至第四节点E；所述第四节点E通过第四电阻R4接地；所述电源电压端VDD通过第一电流镜的第六支路连接至第六节点J；所述第六节点J通过第十八开关管Q4连接至第五节点F；所述第五节点F通过第五电阻R5接地；所述第五节点F还通过第六电阻R6与第二电压端连接；

所述电源电压端VDD还通过第七电阻R7连接至第七节点D；所述第七节点D依次通过第十开关管M10以及第二电流镜的第二支路接地；所述电源电压端VDD还通过第八电阻R8连接至第八节点K；所述第八节点K通过第十一开关管M11连接至第九节点M；所述第九节点M通过第二电流镜的第三支路接地；

所述第七节点D还通过第六开关管M6连接至第一节点A；所述第六开关管M6的控制端与第三节点C连接；所述第八节点K还通过第九开关管M9连接至第四节点E；所述第九开关管的控制端与第六节点J连接；

所述第九节点M还与第十四开关管M14的控制端连接；所述第十四开关管M14的输入端与第七节点D或第八节点K连接；所述第十四开关管M14的输出端连接至所述采样电路的输出端；所述采样电路的输出端通过第九电阻R9接地。

在一种可能的实现方式中，所述第二电压端接入的电压值大于第一电压端接入的电压值；所述第十四开关管M14的输入端与所述第七节点D连接。

在一种可能的实现方式中，所述第一电压端接入的电压值大于第二电压端接入的电压值；所述第十四开关管M14的输入端与所述第八节点K连接。

在一种可能的实现方式中，所述第一电阻R1、第二电阻R2、第四电阻R4以及第五电阻R5的阻值相同；

所述第三电阻R3与所述第六电阻R6的阻值相同；