[发明专利]沟槽型MOS器件

说明书

本发明公开了一种沟槽型MOS器件，包括外延层以及与所述外延层匹配的电极，所述外延层内设置有栅槽，所述栅槽的槽底位于所述外延层的n型漂移区内，所述栅槽内设置有多晶硅栅，所述栅槽的槽底具有第一台阶结构，并且，所述n型漂移区内还设置有p型注入区，所述p型注入区沿所述器件的纵向与所述栅槽的槽底连接，且所述p型注入区具有与所述第一台阶结构仿形的第二台阶结构。本发明提供的一种沟槽型MOS器件，在栅槽底部形成台阶状的结构，并在栅槽的底部形成与栅槽底部台阶结构仿形的p型注入区，降低了电场的集中度，从而增强了栅槽comer的击穿场强，并且，相比于多步外延工艺，本发明的成本低，工艺简单，且适合大规模量产。

技术领域

本发明特别涉及一种沟槽型MOS器件，属于半导体技术领域。

背景技术

SiC作为三代半导体，具有较大的禁带宽度、高热导率、高的临界击穿电场等特性，在高压半导体器件中使用广泛。SiC槽栅MOSFET相比于平面槽栅减少了JFET的影响等，使得器件的效率更高。槽栅结构的MOSFET相比于平面栅结构的MOSFET具有较多优点，但槽栅结构在栅的底部corner位置电场集中，关断时要承受巨大的电场，容易造成器件的失效，因此如何通过相对简单、易于大规模量产的工艺来提高槽栅comer处的击穿电场至关重要。

发明内容

本发明的主要目的在于提供一种沟槽型MOS器件，从而克服了现有技术中的不足。

为实现前述发明目的，本发明采用的技术方案包括：

本发明提供了一种沟槽型MOS器件，包括外延层以及与所述外延层匹配的电极，所述外延层内设置有栅槽，所述栅槽的槽底位于所述外延层的n型漂移区内，所述栅槽内设置有多晶硅栅，所述栅槽的槽底具有第一台阶结构，所述第一台阶结构是由所述槽底沿背离所述多晶硅栅的方向凹陷形成的，并且，所述n型漂移区内还设置有p型注入区，所述p型注入区沿所述器件的纵向与所述栅槽的槽底连接，且所述p型注入区具有与所述第一台阶结构仿形的第二台阶结构。

与现有技术相比，本发明提供的一种沟槽型MOS器件，在栅槽底部形成台阶状的结构，并在栅槽的底部形成与栅槽底部台阶结构仿形的p型注入区，降低了电场的集中度，从而增强了栅槽comer的击穿场强，并且，相比于多步外延工艺，本发明的成本低，工艺简单，且适合大规模量产。

附图说明

图1是本发明实施例1中提供的一种沟槽型MOS器件的纵向剖面结构示意图；

图2是本发明实施例1中提供的一种沟槽型MOS器件的栅槽部分的纵向剖面结构示意图；

图3是本发明实施例1中提供的一种沟槽型MOS器件制作流程结构示意图；

图4是本发明实施例2中提供的一种沟槽型MOS器件的纵向剖面结构示意图；

图5是本发明实施例2中提供的一种沟槽型MOS器件的栅槽部分的纵向剖面结构示意图。

具体实施方式

鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。

本发明提供了一种沟槽型MOS器件，包括外延层以及与所述外延层匹配的电极，所述外延层内设置有栅槽，所述栅槽的槽底位于所述外延层的n型漂移区内，所述栅槽内设置有多晶硅栅，所述栅槽的槽底具有第一台阶结构，所述第一台阶结构是由所述槽底沿背离所述多晶硅栅的方向凹陷形成的，并且，所述n型漂移区内还设置有p型注入区，所述p型注入区沿所述器件的纵向与所述栅槽的槽底连接，且所述p型注入区具有与所述第一台阶结构仿形的第二台阶结构。