[发明专利]一种数据的加解密方法、装置、设备和介质

说明书

本发明涉及数据安全技术领域，公开了一种数据的加解密方法、装置、设备和介质，现场可编程门阵列依据加解密算法生成包括加密密钥、解密密钥、模数的密钥信息；将待处理数据转换为设定比特位宽的标准化数据。根据加解密算法所匹配的有效比特位以及设定的位宽计算优化算法，确定出指数位宽和模数位宽。基于指数位宽、模数位宽以及标准化数据所需的密钥和模数，对标准化数据进行向量迭代加和移位运算，得到加解密数据。设定比特位宽，可实现对多种类型的加解密算法的兼容。依赖于指数位宽和模数位宽，通过单元拆分、层级复用将大位宽数据的运算拆分为小位宽的运算，使得现场可编程门阵列可以实现大位宽数据的运算。并且有着更好的系统性能和安全性。

技术领域

本发明涉及数据安全技术领域，特别是涉及一种数据的加解密方法、装置、设备和介质。

背景技术

伴随着互联网的迅猛发展和数字经济的快速推进，数据呈现爆发增长。数据作为前沿技术开发的重要内容，其安全性至关重要。采用密码算法对数据进行加解密可提升数据的安全性。

常采用的密码算法包括RSA算法。RSA算法是由罗纳德·李维斯特（Ron Rivest）、阿迪·萨莫尔（Adi Shamir）和伦纳德·阿德曼（Leonard Adleman）一起提出的以大素数和模幂算法为核心的密码算法。对于RSA算法而言，不论是执行加密操作还是执行解密操作，其实质上都是进行模幂运算，而且加解密形式是相同的。常用的加密密钥e和解密密钥d的密钥长度有1024 bit（比特）、2048bit、4096bit等。

目前的计算机无法对这样大位宽的模幂运算直接运算。现场可编程门阵列（Field-Programmable Gate Array，FPGA）作为一种可编程的逻辑器件，内部含有丰富的逻辑门和触发器，可以快速方便的搭建各种硬件电路。但是FPGA在实现大位宽数据的加、减、乘、模等运算时，往往需要较为复杂的布线方式，从而导致编译时间极长或者综合编译不通过的问题。

可见，如何保证FPGA实现大位宽数据的运算，是本领域技术人员需要解决的问题。

发明内容

本发明实施例的目的是提供一种数据的加解密方法、装置、设备和计算机可读存储介质，可以保证FPGA实现大位宽数据的运算。

为解决上述技术问题，本发明实施例提供一种数据的加解密方法，适用于现场可编程门阵列，所述方法包括：

依据加解密算法生成密钥信息；其中，所述密钥信息包括加密密钥、解密密钥、模数；

将获取的待处理数据转换为设定比特位宽的标准化数据；

根据所述加解密算法所匹配的有效比特位以及设定的位宽计算优化算法，确定出指数位宽和模数位宽；

基于所述指数位宽、所述模数位宽以及所述标准化数据所需的密钥和模数，对所述标准化数据进行向量迭代加和移位运算，得到加解密数据。

一方面，所述根据所述加解密算法所匹配的有效比特位以及设定的位宽计算优化算法，确定出指数位宽和模数位宽包括：

依据所述加解密算法所匹配的有效比特位设置第一变量的最高有效位；

在位宽信号有效的情况下，根据所述第一变量的最高有效位对待测数据进行多次位运算，以得到新的待测数据；其中，所述待测数据为指数或模数；

将所述新的待测数据按照设定比特步进赋值给第二变量，直至所述第二变量为非零值，则根据置换规则对所述第二变量进行置换，并依据置换后的第二变量与当前第一变量确定出所述待测数据的位宽。

一方面，所述根据所述第一变量的最高有效位对所述待测数据进行多次位运算，以得到新的待测数据包括：

依次左移所述第一变量得到待测数据的移位步长；其中，所述待测数据为指数或模数；