[发明专利]一种高侧驱动芯片短路保护箝位电压控制方法和电路

权利要求书

1.一种高侧驱动芯片短路保护箝位电压控制方法，其特征在于，应用于包括高侧驱动芯片及短路保护单元的电路中，所述短路保护单元包括启动模块、补偿电流模块及比较器模块，所述方法包括：

当检测到所述短路保护单元的VBB端与OUT端的电压差大于功率MOS管的驱动电压时，通过输入引脚信号inL1与芯片内部基准电流信号bias2控制所述启动模块的第五PMOS管导通后开启所述比较器模块；

所述补偿电流模块向所述比较器模块输送补偿电流；

所述比较器模块根据所述补偿电流对应的补偿电压与比较器基准电压进行对比，并输出比较器输出电压；

通过所述比较器输出电压将第六PMOS管导通，下拉gate端电压，将gate端与OUT端的压降调节到箝位电压；

其中，所述第六PMOS管的源极与所述gate端相连，所述第六PMOS管的漏极与OUT相连，所述gate端还与功率MOS管gate端相连，所述第五PMOS管通过第一电阻R1与所述比较器模块相连。

2.如权利要求1所述的方法，其特征在于，所述输入引脚信号的端口与所述高侧驱动芯片的IN引脚相连，所述芯片内部基准电流信号的端口与所述高侧驱动芯片内部的基准偏置模块相连，所述短路保护单元的VBB端与所述高侧驱动芯片的VBB引脚相连，所述短路保护单元的OUT端与所述高侧驱动芯片的OUT引脚相连。

3.如权利要求1所述的方法，其特征在于，当检测到所述短路保护单元的VBB端与OUT端的电压差大于功率MOS管的驱动电压时，通过输入引脚信号inL1与芯片内部基准电流信号bias2控制所述启动模块的第五PMOS管导通后开启所述比较器模块，具体为：

当检测到所述短路保护单元的VBB端与OUT端的电压差大于功率MOS管的驱动电压时，认定此时所述芯片发生短路，所述输入引脚信号为低信号，所述启动模块中与所述输入引脚信号及芯片内部基准电流信号相连的高压PMOS被打开；

在所述高压PMOS被打开后，与所述高压PMOS相连的第一NMOS管N1被导通，并使与所述第一NMOS管相连的第二NMOS管被导通；

在所述第二NMOS管被导通后，与所述第二NMOS管相连的第五PMOS管饱和导通，所述比较器模块被开启。

4.如权利要求1所述的方法，其特征在于，通过所述比较器输出电压将第六PMOS管导通，下拉gate端电压，将gate端与OUT端的压降调节到箝位电压，具体为：

当所述芯片发生短路时，所述补偿电流模块提供的补偿电流增大，输入到所述比较器的补偿电压增大，所述比较器输出电压降低，所述第六PMOS管导通，下拉gate端电压，gate端与OUT端的压降保持在箝位电压。

5.如权利要求1所述的方法，其特征在于，所述启动模块包括第一高压PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第一NMOS管N1、第二NMOS管N2、第一电阻R1、第二电阻R2，

所述第一高压PMOS管P1的栅极与所述输入引脚信号inL1连接，第一高压PMOS管P1的源极与芯片内部基准电流信号bias2连接，第一NMOS管N1的栅极与第二NMOS管N2的栅极连接，第一NMOS管N1、第二NMOS管N2的源极均与OUT端连接，第一NMOS管N1的栅极漏极短接并与第一高压PMOS管P1的漏极连接，第二PMOS管P2、第五PMOS管P5的源极均与gate端连接，第二PMOS管P2的漏极连接第三PMOS管P3的源极，第三PMOS管P3的漏极连接第四PMOS管P4的源极，第四PMOS管P4的漏极与第二NMOS管N2的漏极连接，第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5的栅极相互连接，第五PMOS管P5的漏极依次连接第一电阻R1、第二电阻R2并与OUT端连接。