[发明专利]像素电路在审
申请号: | 202310635502.0 | 申请日: | 2023-05-30 |
公开(公告)号: | CN116645912A | 公开(公告)日: | 2023-08-25 |
发明(设计)人: | 林志隆;陈宜谦;赖柏成;邓名扬;庄铭宏 | 申请(专利权)人: | 友达光电股份有限公司;林志隆 |
主分类号: | G09G3/32 | 分类号: | G09G3/32;G09G3/3208 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 李琛 |
地址: | 中国台*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 像素 电路 | ||
1.一种像素电路,包括:
一驱动电路,具有一驱动端,依据该驱动端的电压电平以产生一导通电流;
一数据写入电路,具有一输入端,依据一源极驱动信号以提供一数据电压至该输入端;
一第一电压调整器,具有一第一控制端,该第一电压调整器耦接至该数据写入电路,依据该源极驱动信号以及一第一参考电压以调整该输入端以及该第一控制端的电压电平;以及
一第二电压调整器,具有一第二控制端,该第二电压调整器耦接至该驱动电路以及该第一电压调整器,依据该第一参考电压、一发光控制信号、该源极驱动信号以及该第一控制端的电压电平,以调整该第二控制端以及该驱动端的电压电平。
2.如权利要求1所述的像素电路,其中于一重置阶段中,该第一电压调整器依据该第一参考电压以及被拉低的该源极驱动信号以拉低该输入端的电压电平,并且拉高该第一控制端的电压电平。
3.如权利要求2所述的像素电路,其中于该重置阶段中,该第二电压调整器依据该第一控制端的电压电平而提供一系统高电压以拉高该第二控制端的电压电平,并且依据被拉低的该发光控制信号而提供一第二参考电压以拉高该驱动端的电压电平。
4.如权利要求1所述的像素电路,其中于一数据写入阶段中,该数据写入电路依据被拉高的该源极驱动信号而提供该数据电压以拉高该输入端的电压电平。
5.如权利要求1所述的像素电路,其中于一补偿阶段中,该第二电压调整器依据该第一参考电压、该发光控制信号以及该源极驱动信号以对该第二控制端进行放电。
6.如权利要求1所述的像素电路,其中于一发光阶段的一第一子阶段中,该第一电压调整器依据一斜波电压的电压变化量以调整该输入端的电压电平。
7.如权利要求6所述的像素电路,其中于该发光阶段的一第二子阶段中,该第一电压调整器依据该第一参考电压以及被拉低的该源极驱动信号而提供一低电压以拉低该输入端的电压电平,并且拉高该第一控制端的电压电平。
8.如权利要求7所述的像素电路,其中于该发光阶段的该第二子阶段中,该第二电压调整器依据该第二控制端的电压电平以拉低该驱动端的电压电平,并使该驱动电路产生该导通电流。
9.如权利要求1所述的像素电路,其中于一截止阶段中,该驱动电路依据被拉高的该第二控制端的电压电平以及被拉低的该发光控制信号而被断开。
10.如权利要求1所述的像素电路,其中该驱动电路包括:
一驱动晶体管,其第一端耦接至一系统高电压,其控制端耦接至该驱动端;以及
一发光元件,其阳极端耦接至该驱动晶体管的第二端,其阴极端耦接至一系统低电压。
11.如权利要求10所述的像素电路,其中该数据写入电路包括:
一第一晶体管,其第一端耦接至该数据电压,其第二端以及控制端彼此相互耦接;
一第二晶体管,其第一端耦接至该第一晶体管的第二端以及控制端,其第二端耦接至该输入端,其控制端接收该源极驱动信号;以及
一第一电容器,其第一端耦接至一斜波电压,其第二端耦接至该输入端。
12.如权利要求11所述的像素电路,其中该第一电压调整器包括:
一第三晶体管,其第一端耦接至该第一参考电压,其第二端耦接至该第一控制端,其控制端耦接至该输入端;
一第四晶体管,其第一端耦接至该输入端,其控制端接收该源极驱动信号;
一第五晶体管,其第一端耦接至该第一控制端,其第二端耦接至该第四晶体管的第二端,其控制端接收该源极驱动信号;
一第六晶体管,其第一端耦接至一低电压,其第二端耦接至该第五晶体管的第二端,其控制端耦接至该第一控制端;以及
一第二电容器,其第一端耦接至该第一控制端,其第二端耦接至该低电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司;林志隆,未经友达光电股份有限公司;林志隆许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310635502.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种生态型自承光缆
- 下一篇:一种用于光电忆阻器阵列的感存算一体化系统