[发明专利]一种IIC地址冲突防护控制电路、装置及控制方法

权利要求书

1.一种IIC地址冲突防护控制电路，其特征在于，包括主控制器、电源输入模块、第一从机、第二从机、第一上拉电阻、第二上拉电阻及第三上拉电阻；

所述主控制器的第一GPIO引脚分别与所述第一上拉电阻的第一端及所述第一从机电连接，所述第一上拉电阻的第二端与所述电源输入模块电连接；

所述主控制器的第二GPIO引脚分别与所述第二上拉电阻的第一端及所述第二从机电连接，所述第二上拉电阻的第二端与所述电源输入模块电连接；

所述主控制器的第三GPIO引脚分别与所述第三上拉电阻的第一端、所述第一从机及所述第二从机电连接，所述第三上拉电阻的第二端与所述电源输入模块电连接；

所述主控制器的第一GPIO引脚及所述主控制器的第二GPIO引脚用作SCL时钟线，所述主控制器的第三GPIO引脚用作SDA信号线；

所述第一GPIO引脚、所述第二GPIO引脚及所述第三GPIO引脚设置为开漏模式；

所述主控制器用于依次控制指定从机的有效连接；所述主控制器控制连接于所述指定从机的GPIO引脚用作SCL时钟线发出时钟信号；

所述主控制器控制共用的SDA信号线只对有效的所述指定从机产生START时序信号，进行寻址、读写位时序信号、读写数据时序及产生STOP信号以完成点对点的IIC通信。

2.根据权利要求1所述的一种IIC地址冲突防护控制电路，其特征在于，所述一种IIC地址冲突防护控制电路还包括第三从机及第四上拉电阻；

所述主控制器的第四GPIO引脚分别与所述第四上拉电阻的第一端及所述第三从机电连接，所述第四上拉电阻的第二端与所述电源输入模块电连接，所述第四上拉电阻及所述第三从机电连接；

所述主控制器的第四GPIO引脚用作SCL时钟线，所述第四GPIO引脚设置为开漏模式。

3.根据权利要求1所述的一种IIC地址冲突防护控制电路，其特征在于，所述一种IIC地址冲突防护控制电路还包括第四从机及第五上拉电阻；

所述主控制器的第五GPIO引脚分别与所述第五上拉电阻的第一端及所述第四从机电连接，所述第五上拉电阻的第二端与所述电源输入模块电连接，所述第五上拉电阻及所述第三从机电连接；

所述主控制器的第五GPIO引脚用作SCL时钟线，所述第五GPIO引脚设置为开漏模式。

4.根据权利要求1所述的一种IIC地址冲突防护控制电路，其特征在于，所述主控制器设置为SOC芯片的一种。

5.一种IIC地址冲突防护控制装置，其特征在于，包括权利要求1至4任一项所述的一种IIC地址冲突防护控制电路。

6.一种IIC地址冲突防护控制方法，其特征在于，应用于权利要求1至5任一项所述的一种IIC地址冲突防护控制电路，所述控制方法包括：

上电后，将所述主控制器、所述第一从机及所述第二从机设置为开漏模式；

通过上拉电阻控制SCL时钟线及SDA信号线在空闲时保持输出为高阻态，保持IIC总线为空闲状态；

通信时，控制所述主控制器通过SDA信号线和所述指定从机的SCL时钟线依次进行配合，实现多个从机隔离START信号和寻址信号的传输以实现点对点通信。

7.根据权利要求6所述的一种IIC地址冲突防护控制方法，其特征在于，所述通信时，控制所述主控制器通过SDA信号线和所述指定从机的SCL时钟线配合，实现START信号和寻址信号的传输以实现点对点通信包括：

若所述指定从机为第一从机；

控制所述SDA信号线先拉低所述第一从机的半个SCL时钟周期，并对所述第一从机的SCL拉低半个时钟周期；

在后续SCL时钟周期内，控制所述第一从机监控所述SDA信号线上传送的地址；

若所述主控制器传送的地址匹配，在读写位传输完后，所述主控制器释放所述SDA信号线的控制权，控制所述第一从机拉低所述SDA信号线的电平以表示所述第一从机响应ACK状态；

所述SCL时钟线拉高后，所述主控制器监控所述SDA信号线的状态确定所述第一从机是否响应；

如果所述第一从机没有响应，所述SDA信号线保持上拉高电平代表无响应：NACK。