[发明专利]一种基于FPGA的视频数据突发传输方法及装置

说明书

本发明提供了一种基于FPGA的视频数据突发传输方法及装置，包括：将视频数据中的每一帧图像数据传输至所述FPGA，得到传输的数据量变化值；对所述FPGA接收到的单帧图像数据进行数据解析，得到满足条件的单帧图像数据的解析数据；对所述解析数据进行数据量预处理，得到突发数据；对所述突发数据进行突发中断切换处理，得到突发中断值；当所述数据量变化值大于等于所述突发中断值时，将满足条件的所述单帧图像数据以突发传输的方式缓存至存储器，得到当前突发传输的数据。本发明实现了对视频数据的自适应和保证了突发传输数据的完整性。

技术领域

本发明涉及数据突发传输技术领域，具体涉及一种基于FPGA的视频数据突发传输方法及装置。

背景技术

近年来，“信息视频化、视频超高清化”已成为全球信息产业发展的趋势。视频已经从传统的标清、高清发展为4K，正在向8K、AR/VR方向发展，技术大幅提升了分辨率、亮度色彩、帧率、色深、声道、采样率等指标，使音视频数据量成倍增长，带来更为清晰、逼真和沉浸感的画面体验，而数据的有效传输是其关键指标之一。在FPGA图像处理过程中，由于同步和时序转换等原因需要对数据进行外部缓存操作，一般采用DDR系列存储芯片，通过突发传输的方式进行数据的存储和读取。

图像的分辨率是千变万化的，根据需求的不同，可以是标准的720P、1080P等，也可以是定制非标准的任意分辨率，如何能自适应对变化的数据量进行有效且完整的传输，是图像处理中的关键步骤。

因此，急需提出一种基于FPGA的视频数据突发传输方法及装置，解决现有技术中存在的无法自适应前端输入数据量的动态变化，导致突发传输不完整的技术问题。

发明内容

有鉴于此，有必要提供一种基于FPGA的视频数据突发传输方法及装置，用以解决现有技术中存在的无法自适应前端输入数据量的动态变化，导致突发传输不完整的技术问题。

一方面，本发明提供了一种基于FPGA的视频数据突发传输方法，包括：

将视频数据中的每一帧图像数据传输至所述FPGA，得到传输的数据量变化值；

对所述FPGA接收到的单帧图像数据进行数据解析，得到满足条件的单帧图像数据的解析数据；对所述解析数据进行数据量预处理，得到突发数据；对所述突发数据进行突发中断切换处理，得到突发中断值；

当所述数据量变化值大于等于所述突发中断值时，将满足条件的所述单帧图像数据以突发传输的方式缓存至存储器，得到当前突发传输的数据。

在一些可能的实现方式中，所述对所述FPGA接收到的单帧图像数据进行数据解析，得到满足条件的单帧图像数据的解析数据，包括：

对所述FPGA接收到的的所有单帧图像数据进行数据解析，得到每个所述单帧图像数据的行数和列数；

根据所述视频数据的播放顺序，判断所述FPGA接收到的所述单帧图像数据在预设帧数之内的行数和列数是否一致；

若是，则得到满足条件的所述单帧图像数据的行数和列数；

若否，则在不一致的所述单帧图像数据之后，重新执行“根据所述视频数据的播放顺序，判断所述FPGA接收到的所述单帧图像数据在预设帧数之内的行数和列数是否一致”的步骤。

在一些可能的实现方式中，所述得到满足条件的单帧图像数据的行数和列数，包括：

对所述FPGA接收到的所述单帧图像数据在所述预设帧数之外的行数和列数进行锁存，根据所述视频数据的播放顺序，判断所述预设帧数之外的行数和列数是否一致；

若是，则得到满足条件的所述预设帧数之外的所述单帧图像数据的行数和列数；