[发明专利]一种芯片验证系统、方法、设备及存储介质

权利要求书

1.一种芯片验证系统，其特征在于，所述系统包括验证平台，所述验证平台被配置为接入待验证芯片；

所述验证平台，用于确定指令发送条件被触发时，向所述待验证芯片的中断控制器发送目标验证指令，所述验证平台为UVM平台；

当所述待验证芯片监测到所述验证平台发送的所述目标验证指令时，根据当前待执行的各个验证指令的优先级，确定是否执行所述目标验证指令，所述目标验证指令用于指示所述待验证芯片的CPU跳转到预先设定的验证程序以执行该验证程序；

所述验证平台，还用于当所述待验证芯片监测到所述验证平台发送的所述目标验证指令，以及所述目标验证指令的优先级最高时，控制所述待验证芯片的CPU跳转至目标中断跳转地址以执行所述目标验证指令，其中，所述目标中断跳转地址被配置为所述中断控制器中与所述验证平台进行信息交互的地址。

2.根据权利要求1所述的系统，其特征在于，所述验证平台包括验证信息交互单元；

所述验证平台，具体用于在所述指令发送条件被触发时，通过所述验证信息交互单元向所述待验证芯片的中断控制器发送目标验证指令。

3.根据权利要求2所述的系统，其特征在于，所述验证平台，具体用于在所述验证信息交互单元对应的时钟达到预设定时时长时，确定指令发送条件被触发。

4.根据权利要求1所述的系统，其特征在于，所述验证平台，具体用于通过与所述待验证芯片的信息交互接口，向所述待验证芯片的中断控制器发送目标验证指令。

5.根据权利要求1所述的系统，其特征在于，所述验证平台，具体用于根据预先获取的所述待验证芯片的层级结构信息，控制所述待验证芯片的中断控制器产生目标中断信号作为目标验证指令。

6.根据权利要求1所述的系统，其特征在于，所述验证平台，具体用于确定指令发送条件被触发时，向所述待验证芯片的中断控制器发送目标验证指令；如果确定出当前待执行的各个验证指令中所述目标验证指令的优先级最高，中断执行除所述目标验证指令外的其他验证指令，并执行所述目标验证指令。

7.一种芯片验证方法，其特征在于，应用于芯片验证系统的验证平台，所述验证平台被配置为接入待验证芯片，所述验证平台为UVM平台，所述方法包括：

确定指令发送条件是否被触发；

如果是，向所述待验证芯片的中断控制器发送目标验证指令，以使所述待验证芯片在监测到所述验证平台发送的所述目标验证指令后，根据当前待执行的各个验证指令的优先级，确定是否执行所述目标验证指令，所述目标验证指令用于指示所述待验证芯片的CPU跳转到预先设定的验证程序以执行该验证程序；

当所述待验证芯片监测到所述验证平台发送的所述目标验证指令，以及所述目标验证指令的优先级最高时，控制所述待验证芯片的CPU跳转至目标中断跳转地址以执行所述目标验证指令，其中，所述目标中断跳转地址被配置为所述中断控制器中与所述验证平台进行信息交互的地址。

8.一种芯片验证方法，其特征在于，应用于待验证芯片，所述待验证芯片为被接入芯片验证系统的验证平台的芯片，所述验证平台为UVM平台，所述方法包括：

监测是否接收到所述验证平台发送的目标验证指令；

如果是，根据当前待执行的各个验证指令的优先级，确定是否执行所述目标验证指令，其中，所述目标验证指令为所述验证平台在确定出指令发送条件被触发时向所述待验证芯片的中断控制器发送的指令，所述目标验证指令用于指示所述待验证芯片的CPU跳转到预先设定的验证程序以执行该验证程序；

当所述目标验证指令的优先级最高时，当所述验证平台控制CPU跳转至目标中断跳转地址后，执行所述目标验证指令，其中，所述目标中断跳转地址被配置为所述中断控制器中与所述验证平台进行信息交互的地址。